英特爾? Agilex? D系列FPGA和SoC適用于中端FPGA應(yīng)用

在硅谷舉辦的英特爾 On 技術(shù)創(chuàng)新峰會(huì)上，英特爾宣布推出英特爾Agilex D 系列 FPGA 和 SoC。這些產(chǎn)品非常適合需要更高性能、更低功耗和更小外形規(guī)格的中端 FPGA 應(yīng)用，例如演播室攝像機(jī)、8K 視頻傳輸和無線基礎(chǔ)設(shè)施（宏基站、前傳和后傳以及無線單元）。

最初的英特爾AgilexFPGA 和 SoC 家族一經(jīng)問世，便獲得了市場的廣泛認(rèn)可，之后英特爾不懈創(chuàng)新，賦予英特爾AgilexFPGA 架構(gòu)新的特性和不同特點(diǎn)，使這一家族適配的應(yīng)用范圍更加廣泛。這些新特性與新功能在支持并發(fā)工作負(fù)載需求方面的重要性日益凸顯。當(dāng)前，大多數(shù)中端應(yīng)用呈現(xiàn)的新興趨勢是要求具備更低的功耗和更高的性能。而應(yīng)對(duì)性能需求不斷增加的局面，正是英特爾制程工藝的用武之地。

全新英特爾 Agilex D 系列 FPGA 和 SoC 具備多項(xiàng)新特性，例如升級(jí)版硬核處理器系統(tǒng) (HPS)、采用 AI 張量模塊的增強(qiáng)型數(shù)字信號(hào)處理 (DSP)、MIPI I/O 支持和固核 IP 時(shí)間敏感網(wǎng)絡(luò) (TSN) 控制器。同時(shí)，該系列還具備這一家族其他產(chǎn)品擁有的重要特性，包括第二代英特爾 Hyperflex FPGA 架構(gòu)和高速 SerDes 收發(fā)器。上述特性相結(jié)合，使英特爾 Agilex D 系列 FPGA 廣泛適用于各種中端 FPGA 應(yīng)用。

英特爾利用半導(dǎo)體制程工藝上的進(jìn)步，成功打造出英特爾 Agilex D 系列 FPGA，從而將英特爾 Agilex FPGA 產(chǎn)品組合擴(kuò)展到邏輯密度更低的應(yīng)用。英特爾 Agilex FPGA 和 SoC 家族早期成員采用的是英特爾 10 制程工藝節(jié)點(diǎn)，而英特爾 Agilex D 系列產(chǎn)品采用的是英特爾 7 制程工藝技術(shù)。這項(xiàng)技術(shù)現(xiàn)已成為英特爾用來制造第 12 代英特爾 酷睿 CPU 和第四代英特爾 至強(qiáng) 可擴(kuò)展服務(wù)器用 CPU 等大容量 CPU 的成熟制造工藝。全新英特爾 Agilex D 系列 FPGA 和 SoC 采用英特爾 7 制程工藝與第二代英特爾 Hyperflex FPGA 架構(gòu)。

英特爾 7 制程工藝的運(yùn)用使英特爾打造的可編程邏輯器件能將快速 I/O 電路（包括 28 Gbps 高速 SerDes 收發(fā)器、靈活的通用 I/O 組以及可編程邏輯和固核 IP 模塊）集成在一個(gè)單體硅晶片上。而通過英特爾 7 制程工藝的厚柵氧化層晶體管變體，英特爾 Agilex D 系列 FPGA 可同時(shí)擁有高速 I/O 組和可支持在 3.3 V 電壓下運(yùn)行的高壓 I/O 組，如下圖所示：

此外，英特爾 Agilex D 系列 FPGA 和 SoC 產(chǎn)品還配備了若干硬核 IP 模塊。這些首次應(yīng)用于英特爾 Agilex FPGA 家族的模塊包括采用 AI 張量模塊的增強(qiáng)型 DSP、時(shí)間敏感網(wǎng)絡(luò)模塊、MIPI 接口和由 1 個(gè) Arm Cortex-A76 雙核處理器和 1 個(gè) Arm Cortex-A55 雙核處理器組成的升級(jí)版硬核處理器系統(tǒng)。借助 Arm 的 DynamIQ 多核處理器技術(shù)，軟件開發(fā)人員可利用 Arm Cortex-A76 CPU 和 Cortex-A55 CPU 組成單一的融合集群，進(jìn)而為多種應(yīng)用帶來更低的功耗和更好的性能。

這些英特爾 Agilex FPGA 和 SoC 新品的 FPGA 邏輯結(jié)構(gòu)中加入了采用 AI 張量模塊的增強(qiáng)型數(shù)字信號(hào)處理 (DSP) 功能模塊。該模塊承襲了英特爾 Agilex FPGA 家族早期產(chǎn)品配備可變精度 DSP 模塊，支持多種 AI 工作負(fù)載的設(shè)計(jì)。除此之外，新品還增加了源自英特爾 Stratix 10 NX FPGA 所用張量模塊的特性。采用 AI 張量模塊的增強(qiáng)型 DSP 具備兩種重要的新操作模式：面向 AI 的張量處理模式和可支持 FFT 濾波器和復(fù)數(shù) FIR 濾波器等信號(hào)處理應(yīng)用的復(fù)數(shù)運(yùn)算模式。

第一種模式利用 INT8 張量模式實(shí)現(xiàn) AI 增強(qiáng)，該模式可在采用 AI 張量模塊的增強(qiáng)型 DSP 中提供 20 次 INT8 乘法運(yùn)算，與英特爾 Agilex FPGA 家族早期成員相比，INT8 計(jì)算密度提高了 5 倍。張量模式使用雙列張量結(jié)構(gòu)，同時(shí)具備 INT32 和 FP32 級(jí)聯(lián)和累加兩種能力，并且還支持塊浮點(diǎn)指數(shù)，可提升推理準(zhǔn)確性和低精度訓(xùn)練效果。除此之外，可變精度 DSP 功能模塊中的 AI 功能也得到了增強(qiáng)。當(dāng)前，張量模式已從 4 個(gè) INT9 乘法器升級(jí)到 6 個(gè) INT9 乘法器。這種模式對(duì)以 AI 為中心的張量數(shù)學(xué)運(yùn)算和各種 DSP 應(yīng)用都非常有用。

第二種新模式是復(fù)數(shù)運(yùn)算模式，可在進(jìn)行復(fù)數(shù)乘法運(yùn)算時(shí)將張量模塊的性能提高一倍。以往進(jìn)行復(fù)數(shù)乘法運(yùn)算時(shí)通常需要兩個(gè) DSP 模塊，但這一英特爾 Agilex FPGA 和 SoC 家族新品卻可以在一個(gè)采用 AI 張量模塊的增強(qiáng)型 DSP 內(nèi)進(jìn)行 16 位定點(diǎn)復(fù)數(shù)乘法運(yùn)算。

英特爾 軟件工具將更具易用性，可進(jìn)一步優(yōu)化 AI 資源的功耗與占用面積。這是 FPGA 行業(yè)中目前非常少見的一鍵式單一工作流，不僅能夠整合針對(duì)特定吞吐量和時(shí)延目標(biāo)的 AI 框架（例如 TensorFlow 和 PyTorch），還可以創(chuàng)建自定義大小的推理 IP。

這些新的硬件特性加上高性能、低功耗的 FPGA 邏輯結(jié)構(gòu)使英特爾 Agilex D 系列 FPGA 和 SoC 非常適合從網(wǎng)絡(luò)邊緣到核心等不同市場的中端 FPGA 應(yīng)用，包括無線和有線通信、視頻和音頻廣播設(shè)備、工業(yè)應(yīng)用、測試和測量產(chǎn)品、醫(yī)療電子設(shè)備以及軍事/航空航天應(yīng)用。

審核編輯 ：李倩