現(xiàn)在,這些芯片的性能和時(shí)鐘頻率越來越高,以滿足互聯(lián)網(wǎng)上的高速數(shù)據(jù)流量或密集型CPU任務(wù)本身。
集成電路是任何電子設(shè)備的核心?,F(xiàn)在,這些芯片的性能和時(shí)鐘頻率越來越高,以滿足互聯(lián)網(wǎng)上的高速數(shù)據(jù)流量或密集型CPU任務(wù)本身。時(shí)序/速度是這些設(shè)備最重要的方面,公司正在推動(dòng)自己在更短的時(shí)間內(nèi)實(shí)現(xiàn)這一高性能目標(biāo)。因此,時(shí)序/簽核是解決ASIC芯片設(shè)計(jì)高吞吐量要求以決定整體上市時(shí)間的一個(gè)非常關(guān)鍵的階段。
有多種 EDA 工具可用于通過數(shù)據(jù)路徑優(yōu)化進(jìn)行時(shí)序分析和時(shí)序修復(fù)。但是,本文的主要重點(diǎn)是提供使用延遲時(shí)鐘技術(shù)的剩余設(shè)置時(shí)序修復(fù)的見解/算法,而不會(huì)影響其他時(shí)序分析矩陣。
修復(fù)安裝程序沖突的基本方法
當(dāng)數(shù)據(jù)路徑與捕獲翻牌時(shí)捕獲的時(shí)鐘相比緩慢時(shí),會(huì)發(fā)生安裝沖突??紤]到這一點(diǎn),有各種方法可以修復(fù)設(shè)置。
數(shù)據(jù)路徑優(yōu)化
有很多方法可以修復(fù)優(yōu)化的數(shù)據(jù)路徑,如 Upsize、vtswap 和在數(shù)據(jù)路徑中插入緩沖區(qū)中繼器等。這可以使用簽核工具的生態(tài)生成功能來實(shí)現(xiàn)。運(yùn)行一輪計(jì)時(shí)修復(fù)后,簽核計(jì)時(shí)工具已應(yīng)用所有可能的數(shù)據(jù)路徑優(yōu)化技術(shù)。它無法通過進(jìn)一步優(yōu)化數(shù)據(jù)路徑來修復(fù)剩余的違規(guī),要么可能導(dǎo)致其他路徑的質(zhì)量下降,要么沒有進(jìn)一步的優(yōu)化數(shù)據(jù)路徑的范圍。
使用有用的傾斜
為了修復(fù)剩余的設(shè)置沖突,我們別無選擇,只能在簽核工具中修復(fù)路徑。
觸摸時(shí)鐘路徑是這里的解決方案之一。
如果數(shù)據(jù)路徑已基本優(yōu)化,則修復(fù)設(shè)置沖突的最后一個(gè)選項(xiàng)仍然是使用“有用的傾斜”概念。有用的偏斜涉及兩種方法:早時(shí)鐘和晚時(shí)鐘。減少啟動(dòng)時(shí)鐘延遲或增加捕獲時(shí)鐘延遲。但是,要更改時(shí)鐘,必須確保上游(對(duì)于早時(shí)鐘)和下游(對(duì)于晚時(shí)鐘)的路徑不違規(guī)。
早期發(fā)射時(shí)鐘
較早的時(shí)鐘需要在PnR實(shí)現(xiàn)工具中檢查物理網(wǎng)絡(luò)/小區(qū)位置,然后確定早期時(shí)鐘的適當(dāng)候選者。同樣為了在簽核工具中實(shí)現(xiàn)早期時(shí)鐘生態(tài),提取的r / c對(duì)于新網(wǎng)絡(luò)將有更大的差異。因此,早期時(shí)鐘在實(shí)現(xiàn)和簽核工具之間的RC中產(chǎn)生最大的影響。為了實(shí)現(xiàn)早期時(shí)鐘,除了物理更改外,還使用了斷開連接/連接等邏輯更改,因此請(qǐng)始終運(yùn)行形式。
延遲捕獲時(shí)鐘
對(duì)于較晚的時(shí)鐘,新添加的時(shí)鐘單元將被放置在附近以捕獲翻牌,并且新創(chuàng)建的網(wǎng)絡(luò)的凈長(zhǎng)度將非常小。因此,R/C提取數(shù)據(jù)仍然有效,因?yàn)镽C值變化的影響很小。最好使用“延遲時(shí)鐘”方法創(chuàng)建生態(tài)。
為什么我們專注于晚時(shí)鐘而不是早時(shí)鐘
如前所述,延遲時(shí)鐘對(duì)eco實(shí)現(xiàn)工具和簽核定時(shí)工具之間的RC相關(guān)性的影響最小。如果有多個(gè)路徑匯聚在同一終結(jié)點(diǎn)上,則很容易根據(jù)終結(jié)點(diǎn)分離路徑并在終結(jié)點(diǎn)上應(yīng)用安裝程序修復(fù),可以修復(fù)大多數(shù)設(shè)置路徑。
多場(chǎng)景分析功能可以輕松檢查同一會(huì)話中的設(shè)置/保持違規(guī)。
?實(shí)現(xiàn)
我們遵循以下算法,使用延遲時(shí)鐘創(chuàng)建設(shè)置生態(tài)。
將上述流程圖步驟合并到腳本中需要一次性工作。生成腳本后,它會(huì)減少分析所有路徑和生成時(shí)序生態(tài)的總時(shí)間。
我們能夠部署上述算法中的所有步驟,并在采用深亞微米技術(shù)的設(shè)計(jì)上運(yùn)行它。腳本可以分析所有設(shè)置路徑并創(chuàng)建兩個(gè)輸出文件。1. 總結(jié).csv 和 2.late_clock_eco.tcl
考慮從 UFF0/CK 到 FFF1/D 違反設(shè)置的映像 2 場(chǎng)景。 [示例輸出如下所示]。
summary.csv
startpoint,endpoint,slack,setup_from_ep,hold_on_ep,late_clock_count
UFF0/CK,UFF1/D,-0.040,-0.051,0.080,0
late_clock_eco.tcl
add_buffer_on_flop_clock_pin UFF1
add_buffer_on_flop_clock_pin UFF1
add_buffer_on_flop_clock_pin UFF1
對(duì)于具有設(shè)置/保持的設(shè)計(jì),跨多個(gè)場(chǎng)景違規(guī)。感興趣的設(shè)置/保持場(chǎng)景可以加載到簽核工具中,腳本可以在不干擾未違反的設(shè)置/保持路徑的情況下生成 eco。
如果違反下一個(gè)周期設(shè)置,腳本將不會(huì)在 UFF1/CK 上添加任何緩沖區(qū)。同樣,如果在 UFF1/D 上違反了保留,腳本將不會(huì)在 UFF1/CK 上添加任何緩沖區(qū)。
在增加下一個(gè)周期路徑 [UFF1/CK 到 UFF2/D] 的設(shè)置裕量后,增加同一周期的保持裕量 [UFF1/D] 和運(yùn)行腳本將增加緩沖區(qū)。
個(gè)案研究
上述流/腳本在一個(gè)塊上使用,以修復(fù)設(shè)置沖突。在使用此腳本之前,進(jìn)行了以下假設(shè):
參考?jí)K在 PnR 中具有中度擁塞。對(duì)于高度擁擠的設(shè)計(jì),緊湊的布線資源或高利用率的設(shè)計(jì)將沒有足夠的空間來實(shí)現(xiàn)生態(tài)。
實(shí)施/PNR 工具和簽核計(jì)時(shí)工具之間的關(guān)聯(lián)是正確的。
STA工程師了解后端實(shí)現(xiàn)工具,如果遇到任何問題來實(shí)現(xiàn)eco,能夠進(jìn)行調(diào)試。
以下是設(shè)計(jì)復(fù)雜性:
技術(shù):深亞微米
放置的細(xì)胞數(shù)(大約) : 1100 K
利用率(標(biāo)準(zhǔn)單元格行/總計(jì)):40%/50%
添加的遲到時(shí)鐘單元總數(shù):7250
QOR比較
在上述算法中進(jìn)一步添加
對(duì)于復(fù)雜的高速設(shè)計(jì),目標(biāo)插入延遲/最大延遲至關(guān)重要。限制是在修復(fù)時(shí)序沖突時(shí)不超過最大延遲。這種特殊情況也可以添加到上面的算法中。
STA 分析變得越來越重要,并且是滿足高性能計(jì)算、高級(jí)圖形和網(wǎng)絡(luò) SOC的高吞吐量要求的關(guān)鍵領(lǐng)域,以決定當(dāng)今具有挑戰(zhàn)性的低節(jié)點(diǎn)技術(shù)時(shí)代的總體上市時(shí)間。創(chuàng)建新的算法和腳本來修復(fù)建立/保持時(shí)序問題。這將有助于減少時(shí)序簽核關(guān)閉,從而縮短上市時(shí)間。即使在數(shù)據(jù)路徑完全優(yōu)化之后,使用延遲時(shí)鐘進(jìn)行有用的偏斜確實(shí)有助于更快、更準(zhǔn)確地收斂時(shí)序,而無需任何手動(dòng)操作。
審核編輯:郭婷
-
芯片
+關(guān)注
關(guān)注
450文章
49636瀏覽量
417209 -
集成電路
+關(guān)注
關(guān)注
5367文章
11162瀏覽量
358399
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論