人們常常想當(dāng)然地為PCB的電路上電，殊不知這可能造成破壞以及有損或無(wú)損閂鎖狀況。這些問(wèn)題可能并不突出，直到量產(chǎn)開(kāi)始，器件和設(shè)計(jì)的容差接受檢驗(yàn)時(shí)才被發(fā)現(xiàn)，但為時(shí)已晚，項(xiàng)目和產(chǎn)品的時(shí)間及交貨將會(huì)受到極大影響，成本大幅攀升。為了解決這一階段中發(fā)現(xiàn)的錯(cuò)誤，將需要進(jìn)行大量修改，包括PCB布局變更、設(shè)計(jì)更改和額外的異?，F(xiàn)象等。
隨著集成電路時(shí)代的到來(lái)，許多功能模塊被集成到一個(gè)IC中，因而需要利用多個(gè)電源為這些模塊供電。這些電源的電壓有時(shí)候相同，但更多時(shí)候是不同的。市場(chǎng)上的片上系統(tǒng)(SoC) IC越來(lái)越多，這就產(chǎn)生了對(duì)電源進(jìn)行時(shí)序控制和管理的需求。
本應(yīng)用筆記討論設(shè)計(jì)工程師在新設(shè)計(jì)中必須考慮的某些更微妙的電源問(wèn)題，特別是當(dāng)IC需要多個(gè)不同的電源時(shí)。目前，一些較常用的電源電壓是：+1.8V、+2.0V、+2.5V、+3.3V、+5V、?5V、+12V和?12V。
PULSAR ADC示例——絕對(duì)最大額定值ADI公司的所有數(shù)據(jù)手冊(cè)都含有“絕對(duì)最大額定值”(AMR)部分，它說(shuō)明為避免造成破壞，對(duì)引腳或器件可以施加的最大電壓、電流或溫度。AD7654PulSAR 16位ADC是采用三個(gè)(或更多)獨(dú)立電源的混合信號(hào)ADC的范例。這些ADC需要數(shù)字電源(DVDD)、模擬電源(AVDD)和數(shù)字輸入/輸出電源(OVDD)。它們是ADC，用于將模擬信號(hào)轉(zhuǎn)換成數(shù)字代碼，因此需要一個(gè)模擬內(nèi)核來(lái)處理傳入的模擬輸入。數(shù)字內(nèi)核負(fù)責(zé)處理位判斷過(guò)程和控制邏輯。I/O內(nèi)核用于設(shè)置數(shù)字輸出的電平，以便與主機(jī)邏輯接口(電平轉(zhuǎn)換)。ADC的電源規(guī)格可以在相應(yīng)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分找到。表1摘自AD7654 (Rev. B)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分。
表1. AD7654的絕對(duì)最大額定值(Rev. B)注意，表1中所有三個(gè)電源的范圍都是?0.3V至+7V。相對(duì)于DVDD和OVDD，AVDD的范圍是+7V至?7V，這就確認(rèn)了AVDD和DVDD無(wú)論哪一個(gè)先上電都是可行的。此外，AVDD和OVDD無(wú)論哪一個(gè)先上電也是可行的。然而，DVDD與OVDD之間存在限制。技術(shù)規(guī)格規(guī)定，OVDD最多只能比DVDD高0.3V，因此DVDD必須在OVDD之前或與之同時(shí)上電。如果OVDD先上電(假設(shè)5V)，則DVDD在上電時(shí)比OVDD低5V，這不符合“絕對(duì)最大額定值”要求，可能會(huì)損壞器件。模擬輸入INAx、INBx、REFx、INxN和REFGND的限制是：這些輸入不得超過(guò)AVDD +0.3V或AGND ?0.3V。這說(shuō)明，如果模擬信號(hào)或基準(zhǔn)電壓源先于AVDD存在，則模擬內(nèi)核很可能會(huì)上電到閂鎖狀態(tài)。這通常是一種無(wú)損狀況，但流經(jīng)AVDD的電流很容易逐步升至標(biāo)稱電流的10倍，導(dǎo)致ADC變得相當(dāng)熱。這種情況下，內(nèi)部靜電放電(ESD)二極管變?yōu)檎?，進(jìn)而使模擬電源上電。為解決這個(gè)問(wèn)題，輸入和/或基準(zhǔn)電壓源在ADC上電時(shí)應(yīng)處于未上電或未連接狀態(tài)。
同樣，數(shù)字輸入電壓范圍為?0.3V至DVDD +0.3V。這說(shuō)明，數(shù)字輸入必須小于DVDD +0.3V。因此，在上電時(shí)，DVDD必須先于微處理器/邏輯接口電路或與之同時(shí)上電。與上述模擬內(nèi)核情況相似，這些引腳上的ESD二極管也可能變?yōu)檎箶?shù)字內(nèi)核上電到未知狀態(tài)。
AD7621、AD7622、AD7623、AD7641和AD7643等PulSAR ADC速度更快，是該系列的新型器件，采用更低的2.5V電源(AD7654則采用5V電源)。AD7621和AD7623具有明確規(guī)定的上電序列。表2摘自AD7621 (Rev.0)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分。
表2. AD7621的絕對(duì)最大額定值(Rev. 0)同樣，OVDD與DVDD之間存在限制?！敖^對(duì)最大額定值”規(guī)定：OVDD必須小于或等于DVDD+0.3V，而DVDD則必須小于2.3V。一旦DVDD在上電期間達(dá)到2.3V，該限制便不再適用。如果不遵守該限制，AD7621(和AD7623)可能會(huì)受損(見(jiàn)圖1)。
圖1. 可能的上電/關(guān)斷序列—AD7621 (Rev. 0)因此，一般上電序列可能是這樣的：AVDD、DVDD、OVDD、VREF。但是，每個(gè)應(yīng)用都不一樣，需要具體分析。注意，器件關(guān)斷與器件上電同樣重要，切記遵守同樣的規(guī)格要求。圖1所示為AD7621的典型上電/關(guān)斷序列。對(duì)于這些ADC，模擬輸入和基準(zhǔn)電壓源的情況與上文所述相同。對(duì)任何模擬輸入引腳施加電壓都可能導(dǎo)致ESD二極管變?yōu)檎瑥亩鼓M內(nèi)核上電到未知狀態(tài)。這些ADC的數(shù)字輸入和輸出略有不同，因?yàn)檫@些器件應(yīng)支持5 V數(shù)字輸入。這些ADC是AD7654的速度升級(jí)版本，數(shù)字輸入和輸出均與OVDD電源相關(guān)，因?yàn)樗苤С指叩?.3V電壓。注意：數(shù)字輸入限制為5.5V，而AD7654則為DVDD+0.3V。AD7794 Σ-Δ型24位ADC是另一個(gè)很好的例子。表3摘自AD7794 (Rev. D)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分。
表3. AD7794的絕對(duì)最大額定值(Rev. D)該ADC的問(wèn)題與基準(zhǔn)電壓有關(guān)，它必須小于AVDD+ 0.3 V。因此，AVDD必須先于基準(zhǔn)電壓或與之同時(shí)上電。
ADI公司提供許多電源時(shí)序控制器件。一般而言，其工作原理是：當(dāng)?shù)谝粋€(gè)調(diào)節(jié)器的輸出電壓達(dá)到預(yù)設(shè)閾值時(shí)，就會(huì)開(kāi)始一段時(shí)間延遲，延遲結(jié)束后才會(huì)使能后續(xù)調(diào)節(jié)器上電。關(guān)斷期間的程序與此相似。時(shí)序控制器也可以用于控制電源良好信號(hào)等邏輯信號(hào)的時(shí)序，例如：對(duì)器件或微處理器施加一個(gè)復(fù)位信號(hào)，或者簡(jiǎn)單地指示所有電源均有效。
如今大部分要求高速和低功耗的電路PCB上都需要多個(gè)電源，例如：+1.8V、+2.0V、+2.5V、+3.3V、+5V、?5V、+12V和?12V。為PCB上的這些電源供電并不是一件輕而易舉的事情。必須仔細(xì)分析，設(shè)計(jì)一個(gè)正確可靠的上電和關(guān)斷序列。采用分立設(shè)計(jì)變得越來(lái)越困難，解決之道就是采用電源時(shí)序控制IC，只要改變一下代碼就能改變上電順序，而不用變更PCB布局布線。
原文標(biāo)題：多電源IC的上電時(shí)序控制你搞明白了么？
文章出處：【微信公眾號(hào)：亞德諾半導(dǎo)體】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
原文標(biāo)題：多電源IC的上電時(shí)序控制你搞明白了么？
文章出處：【微信號(hào)：analog_devices，微信公眾號(hào)：analog_devices】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
相關(guān)推薦
按照TAS5711的datasheet中的上電時(shí)序進(jìn)行上電，芯片正常工作，但是無(wú)法編輯寄存器，是時(shí)序
發(fā)表于 10-22 06:58
電子發(fā)燒友網(wǎng)站提供《雙電源電壓DSP的電源時(shí)序控制解決方案.pdf》資料免費(fèi)下載
發(fā)表于 10-11 11:33
?0次下載
電子發(fā)燒友網(wǎng)站提供《FPGA電源時(shí)序控制.pdf》資料免費(fèi)下載
發(fā)表于 08-26 09:25
?0次下載
電源時(shí)序器和控制繼電器是兩種不同的電子設(shè)備，電源時(shí)序器通過(guò)控制繼電器實(shí)現(xiàn)對(duì)
![的頭像]()
發(fā)表于 07-08 14:30
?450次閱讀
電源時(shí)序器是一種用于控制多個(gè)電源設(shè)備按照一定順序開(kāi)啟或關(guān)閉的電子設(shè)備。它廣泛應(yīng)用于音響、舞臺(tái)燈光、電視廣播、工業(yè)自動(dòng)化等領(lǐng)域。本文將介紹電源
![的頭像]()
發(fā)表于 07-08 14:16
?1900次閱讀
之前上電，不過(guò)有些設(shè)計(jì)可能要求采用其他序列。正確的上電和關(guān)斷時(shí)序控制可以防止閂鎖引起的即刻損壞和
![的頭像]()
發(fā)表于 06-26 08:24
?912次閱讀
你知道激光鉆孔技術(shù)有多牛嗎？看完這篇文章你就明白了
![的頭像]()
發(fā)表于 02-29 17:09
?840次閱讀
筆記本上電時(shí)序
發(fā)表于 01-09 10:26
?1次下載
電源時(shí)序規(guī)格及控制框圖
![的頭像]()
發(fā)表于 12-15 09:31
?668次閱讀
電源時(shí)序控制的正確方法，你掌握了嗎？
![的頭像]()
發(fā)表于 12-15 09:27
?1282次閱讀
上電時(shí)序（Power-up Sequeence）是指各電源軌上電的先后關(guān)系。 與之對(duì)應(yīng)的是下
![的頭像]()
發(fā)表于 12-11 18:17
?2413次閱讀
電源時(shí)序規(guī)格：電源導(dǎo)通時(shí)的時(shí)序工作
![的頭像]()
發(fā)表于 12-08 18:21
?766次閱讀
電子發(fā)燒友網(wǎng)站提供《電源的時(shí)序控制.pdf》資料免費(fèi)下載
發(fā)表于 11-23 14:30
?4次下載
電子發(fā)燒友網(wǎng)站提供《多電源系統(tǒng)監(jiān)控和時(shí)序控制介紹.pdf》資料免費(fèi)下載
發(fā)表于 11-22 16:04
?0次下載
如果要求輸出是vdd=3.3v，我是不是可以這樣設(shè)計(jì)上電順序：首先設(shè)置Vgg=-2V，再VCtrl=1V，再Vdd=3.3V，然后調(diào)節(jié)Vgg，使Igg=140mA，那么它們之間的上電
發(fā)表于 11-22 07:14
多電源IC的上電時(shí)序控制你搞明白了么？
工商網(wǎng)監(jiān)
評(píng)論