使用單芯片物聯(lián)網(wǎng)架構(gòu)進(jìn)行設(shè)計的優(yōu)勢

在之前的專欄中，我們介紹了物聯(lián)網(wǎng)設(shè)計的幾個方面，包括傳感器、連接和軟件。在這一部分中，我們將探討使用單芯片物聯(lián)網(wǎng)架構(gòu)進(jìn)行設(shè)計的優(yōu)勢，無論是現(xiàn)在還是未來。

定積分

正如我們在本系列前面的專欄中所探討的那樣，物聯(lián)網(wǎng)節(jié)點是微小的眼睛、耳朵和大腦，它們使用一種通用語言來相互通信，并與更高容量的系統(tǒng)進(jìn)行通信。因此，它們需要多個集成設(shè)備來執(zhí)行其功能。隨著系統(tǒng)中使用的設(shè)備數(shù)量的增加，尺寸和成本也會增加。預(yù)計物聯(lián)網(wǎng)設(shè)備的數(shù)量將遠(yuǎn)遠(yuǎn)超過PC和智能手機(jī)。這創(chuàng)造了，是的，你猜對了 - 一個競爭非常激烈的市場。為了在這個快速增長和競爭激烈的物聯(lián)網(wǎng)市場中發(fā)揮作用，嵌入式設(shè)備需要能夠在集成這一關(guān)鍵領(lǐng)域?qū)崿F(xiàn)更快的創(chuàng)新速度。

顯然需要密集包裝電子產(chǎn)品，以便它們占用最小的空間，同時保留全部功能。因此，設(shè)計人員尋求在單個芯片中最大限度地集成功能。MCU是嵌入式市場持續(xù)集成的一個很好的例子。MCU將標(biāo)準(zhǔn)外設(shè)以及易失性和非易失性存儲器推送到原本獨立的MPU中。SoC 將更多的外設(shè)、穩(wěn)壓器和時鐘推入設(shè)備中。對于市場上喜愛的豐富用戶界面，需要集成顯示器驅(qū)動和觸摸感應(yīng)電路。我們還沒有完成，因為我們可以將更多功能打包到單個設(shè)備中，從可編程無線、高度復(fù)雜的模擬傳感器接口和用于連接用戶界面的語音命令開始。物聯(lián)網(wǎng)設(shè)備的另一個重要先決條件是安全性 - 數(shù)十億互連設(shè)備帶來了重大的安全挑戰(zhàn)。正確完成的安全性是指在硬件和固件中完成的安全性。這種混合安全方法將自定義硬件的穩(wěn)健性與固件的可升級性相結(jié)合。

如今，有些MCU將整個可編程系統(tǒng)集成到單個芯片中。這種集成嵌入式系統(tǒng)使得使用強(qiáng)大、靈活的可編程片上系統(tǒng)架構(gòu)實現(xiàn)物聯(lián)網(wǎng)系統(tǒng)變得快速、簡單且經(jīng)濟(jì)高效。這些器件能夠創(chuàng)建具有可編程模擬模塊的各種傳感器接口以及具有可編程數(shù)字模塊的自定義顯示和通信接口，因此可以適應(yīng)各種物聯(lián)網(wǎng)應(yīng)用。

制造技術(shù)的不斷進(jìn)步導(dǎo)致加工節(jié)點越來越小。在大多數(shù)情況下，較小的處理節(jié)點降低了芯片的總體成本，因為它們允許在同一塊硅晶圓上制造更多器件。性能和功耗也受到直接影響;較小的處理節(jié)點具有更低的功耗和/或更大的頻率裕量，以實現(xiàn)更高的性能。然而，在未來，節(jié)點的收縮給物聯(lián)網(wǎng)設(shè)備的制造過程帶來了重大挑戰(zhàn)。這是因為除了數(shù)字功能之外，未來的集成物聯(lián)網(wǎng)設(shè)備還需要具有低泄漏的高性能模擬，以及更快、更低功耗的無線電。沒有適合所有人的制造節(jié)點可以最佳地適應(yīng)模擬、數(shù)字和無線電。這就是封裝和多芯片模塊（MCM）進(jìn)步的用武之地。

模擬喜歡高電源電壓和大晶體管，LDO和開關(guān)穩(wěn)壓器等電源模塊也喜歡這些功能。此外，模擬模塊的收縮幅度不如數(shù)字模塊在較小處理節(jié)點下縮小。畢竟，他們必須擔(dān)心載流能力、集成無源元件和晶體管，這些需要具有較大的有源區(qū)域，而不是足以用于數(shù)字電路的簡單開關(guān)。這導(dǎo)致模擬在小型處理節(jié)點上變得昂貴。模擬和功率適合180nm – 90nm芯片。另一方面，數(shù)字在較小的處理節(jié)點下收縮得非常好。這就是為給定的芯片復(fù)雜性和集成存儲器提供最小的處理節(jié)點的地方。低于 40nm 適用于帶有 MCU、外設(shè)和存儲器的數(shù)字芯片。射頻子系統(tǒng)更喜歡優(yōu)化的體工藝或為集成物聯(lián)網(wǎng)無線電量身定制的完全耗盡絕緣體上硅 （FDSOI） 概念，這些概念具有巨大的前景。

審核編輯：郭婷