0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCB信號仿真之為什么DDR走線要同組同層?

海馬硬件 ? 來源:海馬硬件 ? 作者:海馬硬件 ? 2022-12-01 09:46 ? 次閱讀

作者:一博科技高速先生成員 劉春

隨著信號速率的不斷提高,對信號時序的要求也越來越嚴格。在PCB設計中,我們等長的最終目的都是為了等時,以滿足信號的時序要求。因此,需要我們對信號在傳輸線上的時延有一定的了解,下面小編將會通過理論分析和利用SIGRITY軟件進行仿真驗證跟大家一起深入的了解信號在傳輸線上的時延情況。

時延

這里指的是傳輸線上的時延,即信號在通過整個傳輸線所用的時間。

信號的傳輸速度

從時延的描述上,不難發(fā)現必然還會存在兩個不可或缺的量,哈哈,不用說相信大家已經知道了,那就是信號的傳輸速度和傳輸線的長度。長度這里自不必說,這里我們需要重點關注的是信號的傳輸速度。當信號在傳輸線上傳輸時,其速度就取決于信號傳輸線在其周圍介電特性環(huán)境中電場和磁場建立的速度。可用如下關系式描述:

7616bebd4b384b03b618815ab4c830b7~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=91PdSZBJns5caJ5bIPX7e%2FIewxA%3D

而真空中光速表示為:

d46955051bde444fa76856b76783bddd~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=ctYy3Z%2FWLXmm3obkBo7Se2nzX34%3D

因為幾乎所有非鐵磁性材料相對磁導率都為1,所以介質中信號的速度可簡化為:

51cfe0987e8547ffaea85ae377beee1d~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=gUTvsXdfl2x4rQGXxz9A%2B8Z9kQQ%3D

到這里,想必大家都發(fā)現了,我們常常聽到的信號在傳輸線中的傳輸速度可以用6mil/ps來估算的原因了吧。因為大多數板材聚合物的介電常數都在4左右,通過上述簡化后的關系式可輕松得出信號在傳輸線上的大致傳輸速度,約6mil/ps。

從上面的關系式,我們還可以知道板材的介電常數是決定信號傳輸速度的主要因素,介質的介電常數越大,信號的傳輸速度越慢,反之則越快。在知道了信號的傳輸速度之后,那我們傳輸線的時延自然也就知道了哈。時延計算可用如下關系式表示:

9a8c067ef24940f6b8e953bfd00e5437~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=rKK8yEa3dOBMGv19A7%2BBsBLJBPI%3D

其中,TD表示信號在傳輸線上的時延,Len表示傳輸線的長度,v表示信號的傳輸速度。

通過上面的信息,相信大家對信號的傳輸都有了一定的了解了,下面我們利用Sigrity當中的Sigrity Topology Explorer套件來進行仿真驗證,跟大家一起進一步加深對傳輸線時延的了解。

微帶線與帶狀線

創(chuàng)建的微帶線與帶狀線簡易傳輸鏈路模型如下圖所示:

3bf274ce572b4dfb9be0ff1ec249792b~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=Y49EaRg0HUqjwh5zmZqo8ON2Fow%3D

對微帶線與帶狀線仿真參數進行設置,這里為了便于對比分析,將介質DK設為4,傳輸線線長設為1inch。

微帶線參數設置:

098aef5cbdb648c0a7b143a402e96b76~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=ZQCN9o3LRU%2FmTh0HdnrTwa2jXmc%3D

帶狀線參數設置:

801f45d1ef2f433999259376d36500cd~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=wETXWKnt0Q%2BkCV7FXbZuQ9TKEXA%3D

在設置完參數信息后,還可以查看生成的傳輸線信息,相信細心的朋友已經發(fā)現了,在生成的傳輸線信息中就包含了傳輸線單位長度的時延信息,那這里我們是不是可以驗證一下軟件的時延是不是與我們前面的公式計算相吻合呢?為了計算方便,這里我們以帶狀線為例,由上圖可知帶狀線的時延為6671.28ps/m,換算后約169.45 ps/inch,公式計算結果169.49ps/inch,結果非常接近。完成模型及參數設置后得到的仿真結果如下圖所示:

d7d1495feb74467183271673e5744948~noop.image?_iz=58558&from=article.pc_detail&x-expires=1670463918&x-signature=Mn7g5wNAm7hRN6Qt1oeTDzPMF5U%3D

在上圖微帶線和帶狀線的仿真結果對比可以發(fā)現,兩者到達接收器的時間相差了約12.5ps,可知微帶線傳輸速度比帶狀線的傳輸速度要快,那是什么原因導致的呢?相信大家已經有了答案了。

根據前面?zhèn)鬏斔俣裙娇芍殡姵凳菦Q定信號傳輸速度的主要因素,介質的介電常數越大,信號的傳輸速度越慢,反之則越快。微帶線的一面有參考層一面沒有參考層,在沒有參考一面是綠油和空氣,其中空氣的介電常數接近似為1,導致微帶線的周圍環(huán)境整體的有效介電常數低于4,使得微帶線的傳輸速度比帶狀線的傳輸速度更快。

前面已經對比過軟件得出的時延與我們公式計算的時延結果相吻合,那這里也可以從生成傳輸線單位長度的時延信息去與我們的仿真結果做一個驗證,看看兩者的結果是否同樣吻合。

從上面生成傳輸線單位長度的時延信息中我們知道了微帶線的單位長度時延是6168.09ps/m,帶狀線的單位長度時延是6671.28ps/m,換算后微帶線的單位長度時延是156.67 ps/inch,帶狀線的單位長度時延是169.45ps/inch,兩者相差12.78ps,與仿真結果的12.5ps相吻合。

上述,我們通過理論和仿真的驗證分析,知道了在線長相等的情況下微帶線和帶狀線會存在時延差異以及導致差異的原因,那在布線設計中,對于一些速率較高,時序要求嚴格的信號,如DDR的數據信號,建議采用同組同層進行布線的原因之一正是如此。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 電路板
    +關注

    關注

    140

    文章

    4810

    瀏覽量

    96093
  • DDR
    DDR
    +關注

    關注

    11

    文章

    697

    瀏覽量

    64934
  • 仿真
    +關注

    關注

    50

    文章

    3972

    瀏覽量

    132960
  • PCB
    PCB
    +關注

    關注

    1

    文章

    1723

    瀏覽量

    13204
收藏 人收藏

    評論

    相關推薦

    基于PCB設計的常用規(guī)則

    高速產品的輕薄化,PCB厚度限制了層數,就有了高速走在相鄰兩上,為了減少相互的串擾,
    發(fā)表于 07-13 15:53 ?3168次閱讀
    基于<b class='flag-5'>PCB</b>設計的<b class='flag-5'>走</b><b class='flag-5'>線</b>常用規(guī)則

    信號PCB中傳輸時延 (上)

    繞線方式等有關。隨著PCB信號速率越來越高,對時序要求較高的源同步信號的時序裕量越來越少,因此在PC
    發(fā)表于 10-21 09:54

    DDR3內存的PCB仿真與設計

    阻抗的一致性?! ?.2布線技巧  同組內總線盡量,時鐘與地層相鄰;盡量少用過孔,如用
    發(fā)表于 12-15 14:17

    信號PCB中關于串擾 , 奇偶模式的傳輸時延

    =179.729ps-147.954ps=31.775ps,可以看出這個差距是非常大的。在做源同步的DDR同組等長時候只考慮物理等長會帶來很嚴重的'時間不等長。3.2 和過孔傳輸時
    發(fā)表于 01-05 11:02

    ADS PCB功能使用技巧系列之 - 如何蛇形?

    蛇形是布線過程中常用的一種方式,其主要目的是為了調節(jié)延時滿足系統(tǒng)時序設計要求,但是設計者應該有這樣的認識:蛇形會破壞信號質量,改變傳
    發(fā)表于 01-12 15:40

    ddr2和nand

    [size=14.3999996185303px]我有個ARM的板子,DDR2和NAND的數據是復用的,這樣PCB的時候,除了原來
    發(fā)表于 10-10 17:09

    PCB設計中DDR布線要求及繞等長要求

    2、信號線是否有優(yōu)化好,間距規(guī)則有沒有設并已清完相關DRC3、DDR布線是否滿足要求,如同組
    發(fā)表于 10-16 15:30

    DDR同組第八位數據能這樣嗎?

    DDR同組第八位數據能這樣嗎?不是同一
    發(fā)表于 04-15 07:35

    仿真小技巧~高速信號如何選擇

    過多損失掉,因此在布線前期就需要規(guī)劃選擇一個合適的。這里我們通過仿真軟件來對比表層與內
    發(fā)表于 03-09 10:57

    PCB信號仿真之為什么DDR要同組

    ,兩者相差12.78ps,與仿真結果的12.5ps相吻合。上述,我們通過理論和仿真的驗證分析,知道了在線長相等的情況下微帶和帶狀會存在時延差異以及導致差異的原因,那在布線設計中,對
    發(fā)表于 12-01 09:48

    PCB與各類信號布線注意事項

    同組也是串擾控制的需要?! r序等長:按照時序要求做等長控制?! ?  時鐘  時鐘的處理方法也是在PCB布線時需要特別重視的。  有
    發(fā)表于 04-12 15:08

    PCB不要隨便拉

    重要的信號線,導致這組沒辦法同組,甚至都沒有完整的參考平面,需要對前面的布線工作做大修改才能完成,費時費力。如果將
    發(fā)表于 12-12 09:23

    關于DDR3信號扇出和問題解析

    DDR3內存已經被廣泛地使用,專業(yè)的PCB設計工程師會不可避免地會使用它來設計電路板。本文為您提出了一些關于DDR3信號正確扇出和
    發(fā)表于 06-16 07:17 ?9435次閱讀
    關于<b class='flag-5'>DDR</b>3<b class='flag-5'>信號</b>扇出和<b class='flag-5'>走</b><b class='flag-5'>線</b>問題解析

    PCB繞等長之“同組”資料下載

    電子發(fā)燒友網為你提供PCB繞等長之“同組”資料下載的電子資料下載,更有其他相關的電路圖、源代碼、課件教程、中文資料、英文資料、參考設計、用戶指南、解決方案等資料,希望可以幫助到廣大
    發(fā)表于 04-05 08:46 ?12次下載
    <b class='flag-5'>PCB</b>繞等長之“<b class='flag-5'>同組</b><b class='flag-5'>同</b><b class='flag-5'>層</b>”資料下載

    PCB設計布線對信號完整性有何影響?

    串擾可能發(fā)生在單個PCB上的相鄰之間,也可能發(fā)生在兩PCB之間相互平行和垂直的
    發(fā)表于 10-12 09:25 ?771次閱讀