作者:Richard Houlihan, Naveen Dhull , and Padraig Fitzgerald
先進(jìn)的數(shù)字處理器 IC 需要單獨(dú)的直流參數(shù)和高速數(shù)字自動(dòng)測(cè)試設(shè)備 (ATE) 通道才能保證質(zhì)量。這帶來了巨大的成本和物流挑戰(zhàn)。本文介紹ADGM1001 SPDT MEMS開關(guān)如何促進(jìn)直流參數(shù)和高速數(shù)字測(cè)試的單次插入測(cè)試,從而降低測(cè)試成本并簡化數(shù)字/RF片上系統(tǒng)(SoC)測(cè)試的物流。
自動(dòng)應(yīng)用電子產(chǎn)品測(cè)試挑戰(zhàn)
半導(dǎo)體市場正在不斷發(fā)展,為5G調(diào)制解調(diào)器IC、圖形IC和中央處理IC等先進(jìn)處理器提供更高速、更高密度的芯片間通信。在日益增加的復(fù)雜性和對(duì)更高吞吐量的需求中確保質(zhì)量是當(dāng)今ATE設(shè)計(jì)人員面臨的終極挑戰(zhàn)。一個(gè)關(guān)鍵方面是發(fā)射器(Tx)/接收器(Rx)通道數(shù)量的增加,這需要高速數(shù)字和直流參數(shù)測(cè)試。這些 挑戰(zhàn) 正在 推動(dòng) 半導(dǎo)體 測(cè)試 的 復(fù)雜 性, 不 解決 這些 挑戰(zhàn) 會(huì)導(dǎo)致 測(cè)試 時(shí)間 增加、 負(fù)載 板 復(fù)雜 性 增加 以及 測(cè)試 吞吐量 降低。反過來,這將增加運(yùn)營費(fèi)用 (OPEX) 并降低現(xiàn)代 ATE 環(huán)境中的生產(chǎn)力。
為了解決這些ATE挑戰(zhàn),需要一種在直流和高頻下工作的開關(guān)。ADGM1001可以傳遞真正的0 Hz直流信號(hào)和高達(dá)64 Gbps的高速信號(hào)。這可實(shí)現(xiàn)高效的單次測(cè)試平臺(tái)(一次插入),該平臺(tái)可配置為測(cè)試直流參數(shù)和高速數(shù)字通信標(biāo)準(zhǔn),如 PCIe Gen 4/5/6、PAM4 和 USB 4。
圖2.32 Gbps 的 ADGM1001 眼圖(RF1 到 RFC 帶參考跡線,模式使用 PRBS 215-1)。
如何測(cè)試HSIO引腳?
在大批量制造環(huán)境中測(cè)試高速輸入輸出 (HSIO) 接口是一項(xiàng)挑戰(zhàn)。驗(yàn)證 HSIO 接口 的 常見 方法 是 實(shí)現(xiàn) 高速 環(huán) 回 測(cè)試 架構(gòu)。這將高速和直流測(cè)試路徑整合到一個(gè)配置中。
為了執(zhí)行高速環(huán)回測(cè)試,通常偽隨機(jī)位序列(PRBS)從發(fā)射器高速發(fā)送,并在負(fù)載板或測(cè)試板上環(huán)回后在接收器端接收,如圖3(左側(cè))所示。在接收器端,分析序列以計(jì)算誤碼率(BER)。
直流參數(shù)測(cè)試,如連續(xù)性和泄漏測(cè)試,在I/O引腳上執(zhí)行,以確保器件功能正常。為了執(zhí)行這些測(cè)試,需要將引腳直接連接到直流儀器,其中施加電流并測(cè)量電壓以測(cè)試故障。
為了在DUT I/O上執(zhí)行高速環(huán)回測(cè)試和直流參數(shù)測(cè)試,有幾種方法可用于測(cè)試數(shù)字SoC;例如,使用MEMS開關(guān)或繼電器,或使用兩種不同類型的負(fù)載板,一種用于高速測(cè)試,另一種用于直流測(cè)試,這需要兩次插入。
使用繼電器執(zhí)行高速測(cè)試和直流參數(shù)測(cè)試變得具有挑戰(zhàn)性,因?yàn)榇蠖鄶?shù)繼電器的工作頻率不會(huì)超過8 GHz,因此用戶必須在信號(hào)速度和測(cè)試覆蓋范圍方面做出妥協(xié)。此外,繼電器尺寸大,PCB面積大,影響解決方案尺寸??煽啃允冀K是繼電器關(guān)注的問題,因?yàn)樗鼈兺ǔV荒艹掷m(xù) 1000 萬次開關(guān)周期,這限制了系統(tǒng)正常運(yùn)行時(shí)間和負(fù)載板壽命。
圖3顯示了執(zhí)行高速環(huán)回測(cè)試和直流參數(shù)測(cè)試的雙插入測(cè)試方法。在圖3中,左側(cè)顯示了高速數(shù)字環(huán)回測(cè)試設(shè)置,其中DUT的發(fā)射器通過耦合電容連接回接收器。圖3右側(cè)是直流參數(shù)測(cè)試設(shè)置,其中DUT引腳直接連接到ATE測(cè)試儀進(jìn)行參數(shù)測(cè)試。到目前為止,由于組件的限制,還不可能在同一負(fù)載板上同時(shí)具有高速環(huán)回和直流測(cè)試功能。
圖3.雙插入測(cè)試方法圖示。
與兩次測(cè)試插入相關(guān)的挑戰(zhàn)
管理兩組硬件:用戶必須維護(hù)和管理直流和環(huán)回測(cè)試所需的兩組負(fù)載板。這大大增加了開銷,尤其是在測(cè)試大量零件時(shí)。
更高的測(cè)試時(shí)間和更高的測(cè)試成本:兩次測(cè)試插入意味著每個(gè) DUT 必須測(cè)試兩次,因此每次測(cè)試期間的索引時(shí)間將加倍,這最終會(huì)增加測(cè)試成本并顯著影響測(cè)試吞吐量。
測(cè)試時(shí)間優(yōu)化:當(dāng)涉及兩組硬件時(shí),無法優(yōu)化測(cè)試時(shí)間。如果零件在第二次插入失敗,將產(chǎn)生更多成本。第一次插入將浪費(fèi)測(cè)試儀的時(shí)間。
更容易出現(xiàn)人為錯(cuò)誤:由于每個(gè) DUT 都經(jīng)過兩次測(cè)試,因此人為錯(cuò)誤的風(fēng)險(xiǎn)增加了一倍。
解決方案設(shè)置× 2: 兩次測(cè)試插入方法涉及兩組硬件,這使硬件設(shè)置時(shí)間加倍。
物流開銷:這兩個(gè)測(cè)試插入需要更多的組件移動(dòng)。它 需要 在 測(cè)試 系統(tǒng) 之間 以及 可能 在 測(cè)試 室 之間 移動(dòng) 組 件, 這 給 規(guī)劃 和 后勤 帶來 挑戰(zhàn)。
ADI公司的直流至34 GHz開關(guān)技術(shù)如何以優(yōu)異的密度解決雙插入問題
ADI公司的34 GHz MEMS開關(guān)技術(shù)提供高速數(shù)字和直流測(cè)試功能,采用5 mm×4 mm×0.9 mm LGA小型封裝,密度高,如圖4所示。為了執(zhí)行高速數(shù)字測(cè)試,來自發(fā)射器的高速信號(hào)通過開關(guān)并路由回接收器,解碼后分析BER。對(duì)于參數(shù)直流測(cè)試,開關(guān)將引腳連接到直流ATE測(cè)試儀,在那里執(zhí)行參數(shù)測(cè)試,如連續(xù)性和泄漏測(cè)試,以確保器件功能。在參數(shù)直流測(cè)試期間,MEMS開關(guān)還提供與ATE進(jìn)行高頻通信的選項(xiàng),這是某些應(yīng)用所必需的。
圖4.ADGM1001支持高速數(shù)字和直流測(cè)試(僅突出顯示P通道)。
圖5所示為高速數(shù)字測(cè)試解決方案,比較繼電器和ADGM1001 MEMS開關(guān)的使用。MEMS開關(guān)提供的解決方案比繼電器解決方案小近50%,因?yàn)锳DGM1001采用5 ×4 ×0.9 mm LGA封裝,比典型繼電器小20×。PCIe Gen 4/5、PAM4、USB 4 和 SerDes 等高頻標(biāo)準(zhǔn)驅(qū)動(dòng)多個(gè)發(fā)射器和接收器通道,這需要強(qiáng)烈的 PCB 致密化,而不會(huì)出現(xiàn)任何布局復(fù)雜性,以減輕通道間的差異。為了滿足這些不斷發(fā)展的高頻標(biāo)準(zhǔn)的需求,MEMS開關(guān)在數(shù)字SoC測(cè)試的負(fù)載板設(shè)計(jì)中提供了高度的致密化和增強(qiáng)的功能。
圖5.比較繼電器與ADGM1001提供的環(huán)回解決方案。
繼電器通常很大,高頻性能有限。他們努力支持更高頻率的標(biāo)準(zhǔn),如 PCIe Gen 4/5、PAM4、USB 4 和具有增強(qiáng)致密化的 SerDes。大多數(shù)繼電器的工作頻率不會(huì)超過8 GHz,它們?cè)诟哳l下的插入損耗很差,會(huì)影響信號(hào)完整性并限制測(cè)試覆蓋范圍。
ADGM1001簡介
ADGM1001 SPDT MEMS開關(guān)提供從直流到34 GHz的同類領(lǐng)先性能。 由于該技術(shù)具有超低寄生效應(yīng)和寬帶寬,該開關(guān)對(duì)高達(dá) 64 Gbps 的信號(hào)影響最小,并提供最小的通道偏斜、抖動(dòng)和傳播延遲,從而實(shí)現(xiàn)高保真數(shù)據(jù)傳輸。它在 34 GHz 時(shí)提供 1.5 dB 的低插入損耗和低 R上通常為 3 Ω。它具有 69 dBm 的出色線性度,可處理 33 dBm 的高射頻功率。它采用小型 5 mm × 4 mm × 0.95 mm 塑料 SMD 封裝,具有 3.3 V 電源和簡單的低壓控制接口。所有這些特性使ADGM1001成為ATE應(yīng)用的理想選擇,可在單次測(cè)試插入中實(shí)現(xiàn)高速數(shù)字和直流參數(shù)測(cè)試功能,如圖4所示。
圖6.ADGM1001射頻性能。
ADGM1001易于使用??梢酝ㄟ^應(yīng)用 V 來操作DD3.3 V 至引腳 23。然而,VDD工作電壓范圍為3.0 V至3.6 V。然后可以通過邏輯控制接口(引腳1至引腳4)或通過SPI接口正??刂崎_關(guān)。器件功能所需的所有無源元件都集成在封裝內(nèi),便于使用并節(jié)省電路板空間。圖8顯示了ADGM1001的功能框圖。
ADGM1001在支持單次插入測(cè)試方面的優(yōu)勢(shì)
卓越的高速和直流性能:實(shí)現(xiàn)從DC到34 GHz的寬帶寬是當(dāng)今行業(yè)面臨的挑戰(zhàn)。ADGM1001在插入損耗、線性度、RF功率處理和R等關(guān)鍵參數(shù)領(lǐng)域提供從直流至34 GHz的領(lǐng)先性能。
降低運(yùn)營成本:
硬件縮減:單個(gè)插入測(cè)試需要單個(gè)測(cè)試硬件;因此,用戶無需投資兩套硬件和測(cè)試設(shè)備,從而大大降低了運(yùn)營成本。
測(cè)試儀正常運(yùn)行時(shí)間:與繼電器相比,ADGM1001提供1億個(gè)周期,具有出色的可靠性,并延長了測(cè)試儀的正常運(yùn)行時(shí)間,最終降低了OPEX。
改進(jìn)了整個(gè)測(cè)試:ADGM1001支持使用單次插入測(cè)試,將索引時(shí)間縮短一半,從而顯著縮短測(cè)試時(shí)間,提高測(cè)試吞吐量和資產(chǎn)利用率。
密集的解決方案和面向未來的產(chǎn)品:ADGM1001具有改進(jìn)的致密化和增強(qiáng)的功能。MEMS開關(guān)技術(shù)具有強(qiáng)大的路線圖,服務(wù)于從直流到高頻的開關(guān),并且完全符合不斷發(fā)展的技術(shù)。
降低物流成本:單次插入方法需要較少的組件移動(dòng),從而降低了物流成本并減輕了計(jì)劃過載。
更少的組件移動(dòng):在單次插入測(cè)試方法中,DUT僅在單次插入中進(jìn)行測(cè)試,從而減少了組件移動(dòng)并最終降低了人為錯(cuò)誤的風(fēng)險(xiǎn)。
結(jié)論
ADGM1001正在將開關(guān)技術(shù)從直流推進(jìn)到34 GHz,使高速數(shù)字和直流參數(shù)解決方案相結(jié)合,用于SoC測(cè)試。其功能可縮短測(cè)試時(shí)間,改善電路板空間(從而提高DUT數(shù)量和吞吐量),并延長正常運(yùn)行時(shí)間(提高可靠性)。
ADGM1001是ADI公司MEMS開關(guān)系列的最新成員,繼續(xù)推進(jìn)高速SoC測(cè)試的需求。ADI公司的MEMS開關(guān)技術(shù)具有強(qiáng)大的路線圖,可提供從直流到高頻的開關(guān)功能,以滿足未來的技術(shù)需求。
審核編輯:郭婷
-
處理器
+關(guān)注
關(guān)注
68文章
18927瀏覽量
227228 -
繼電器
+關(guān)注
關(guān)注
132文章
5262瀏覽量
147606 -
mems
+關(guān)注
關(guān)注
128文章
3868瀏覽量
189851
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論