0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設計中信號完整性SI的重要性

電磁兼容EMC ? 來源:電源Fan ? 作者:蒲菠 ? 2022-12-14 09:23 ? 次閱讀

之前在設計板卡時,只是聽過相關(guān)的概念,但是未真正去研究關(guān)于SI相關(guān)的知識。將之前看過的一些資料整理如下:

1、信號完整性分析

與SI有關(guān)的因素:反射,串擾,輻射。反射是由于傳輸路徑上的阻抗不匹配導致;串擾是由于線間距導致;輻射則與高速器件本身以及PCB設計有關(guān)。

傳輸線判斷

先解釋一下什么是高速電路:信號的最高頻率成分是取決于有效頻率,而不是周期頻率。

高速電路的定義是根據(jù)信號的有效頻率來計算的,在現(xiàn)實世界中,任何信號都是由多個頻率分量的正弦波疊加而成的。定義各正弦波分量的幅值為VN,則VN = 2 / (3.14 x N),可見各級諧波分量的幅值與頻率成反比?,F(xiàn)實信號,隨著頻率的升高,其各級諧波分量的幅值比理想方波中相同頻率正弦波分量的幅值下降的更快,直到某級諧波分量。其幅值下降到理想方波中對應分量的70%(即功率下降到50%),定義該諧波分量的頻率為信號的有效頻率,其計算公式為:Fknee = 0.5 / Tr(10% ~ 90%),其中Tr(10% ~ 90%)為信號上升沿部分的10%~90%,一般在數(shù)據(jù)手冊中都會給出相應的時間。如圖中所示的t3。

2cc5f5da-7b41-11ed-8abf-dac502259ad0.jpg

某手冊輸出信號上升時間

利用判斷高速信號的公式,所以對于高速和低速的區(qū)分,需要考慮信號頻率和傳輸路徑長度。

判斷步驟:

1)獲得信號的有效頻率Fknee 和走線長度 L;

2)利用Fknee 計算出信號的有效波長λknee,,即λknee = C /Fknee ;

3)判斷L與1/6 x λknee之間的關(guān)系,若L > 1/6 x λknee,則信號為高速信號,反之為 低速信號;

其中λknee = C / Fknee;其中C是比光速略低的速度,F(xiàn)knee = 0.5 / Tr(10% ~ 90%),還需注意的是,若是對于百兆頻率的信號,若是沒有現(xiàn)成的板子,可以對有效頻率Fknee進行估算, Fknee 約為 7倍的Fclock(信號的周期)。

若L > 1/6 x λknee,則視為傳輸線,傳輸線必須考慮在傳輸過程中可能由于阻抗不匹配導致信號的反射問題。

反射公式

信號的反射ρ = (Z2 -Z1)/(Z2 +Z1);

其中Z2 為反射點之后的線路阻抗;Z1為反射之前的線路阻抗;

ρ 的可能存在值±1,0,當為0時全部吸收,當為±1時則發(fā)生反射。信號的反射由始端、傳輸路徑、終端阻抗的不匹配導致。

降低反射方法

為了盡可能降低信號的反射,那么需要Z2 和Z1盡可能相近。有幾種方法進行阻抗匹配:發(fā)送端串聯(lián)匹配,接收端并聯(lián)匹配,接收端分壓匹配,接收端阻容并聯(lián)匹配,接收端二極管并聯(lián)匹配。

2cd8efb4-7b41-11ed-8abf-dac502259ad0.jpg

2cf16fd0-7b41-11ed-8abf-dac502259ad0.jpg

2d0f159e-7b41-11ed-8abf-dac502259ad0.png

2d248708-7b41-11ed-8abf-dac502259ad0.jpg

3)接收端分壓匹配

2d3e82e8-7b41-11ed-8abf-dac502259ad0.jpg

4)接收端阻容并聯(lián)匹配

優(yōu)點:功耗較?。?/p>

缺點:存在接收端高低電平不匹配情況,由于電容的存在,會使信號的邊沿變化變緩。

2d5a6080-7b41-11ed-8abf-dac502259ad0.jpg

2、信號回路

2d803c06-7b41-11ed-8abf-dac502259ad0.jpg

信號回路主要包括兩個路徑,一個是驅(qū)動路徑,一個是回路路徑,在發(fā)送端、傳輸路徑、接收端測得的信號電平,實質(zhì)上是該信號在驅(qū)動路徑和返回路徑上對應位置的電壓值,這兩條路徑都非常重要。

要提供完整的回流路徑,需要注意以下幾點:

1.信號換層時,最好不要改變參考層,若信號的換層時從信號層1換到信號層。參考層都是底層1,在這種情況下,返回路徑無需換層,即信號的換層對其反回路徑無影響。

2.信號換層時,最好不改變參考層的網(wǎng)絡屬性。也就是信號1開始的參考層是電源層1/地層1,經(jīng)過換層之后,信號1的參考層是電源層2/地層2,其參考層的網(wǎng)絡屬性未變,都是GND或電源屬性,可利用附近的GND或者電源過孔實現(xiàn)反回路徑的通路。這里在高速情況下,過孔的容抗和感抗也是不能忽略的,這種情況下,盡量減小過孔,減小過孔本身產(chǎn)生的阻抗變化影響,減小對信號回流路徑的影響。

3.信號換層時,最好在信號過孔附近增加一個與參考層同屬性的過孔。

4.若換層前后,兩層參考層的網(wǎng)路屬性不同,要求兩參考層相距較近,減小層間阻抗和返回路徑上的壓降。

5.當換層的信號較密集時,附近的地或者電源過孔之間應保持一定距離,換層信號很多時,需要多打幾個對地或者對電源的過孔。

3、串擾

解決串擾的辦法是,高速信號,時鐘信號,其他數(shù)據(jù)信號等,間距滿足3W原則。

2d8fab8c-7b41-11ed-8abf-dac502259ad0.png

2da5ae28-7b41-11ed-8abf-dac502259ad0.png

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4295

    文章

    22776

    瀏覽量

    393242
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    920

    瀏覽量

    45697
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1383

    瀏覽量

    95169
  • 高速電路
    +關(guān)注

    關(guān)注

    8

    文章

    153

    瀏覽量

    24200
  • 高速器件
    +關(guān)注

    關(guān)注

    0

    文章

    9

    瀏覽量

    2987

原文標題:PCB設計中越早解決效率越高的關(guān)鍵——信號完整性(SI)[20221214]

文章出處:【微信號:EMC_EMI,微信公眾號:電磁兼容EMC】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    什么是信號完整性SI?信號完整性設計的難點

    信號完整性(Signal Integrity,SI)是指電路系統(tǒng)中信號的質(zhì)量,如果在要求的時間內(nèi),信號能不失真地從源端傳輸?shù)浇邮斩耍覀兙头Q
    的頭像 發(fā)表于 09-28 11:27 ?1851次閱讀
    什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>SI</b>?<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設計的難點

    PCB Layout and SI 信號完整性 問答專家解答(經(jīng)典資料18篇)

    (詳細分析,經(jīng)典!) 基于Protel99的電路板(PCB)信號完整性(SI)分析 信號完整性-
    發(fā)表于 12-25 09:49

    高速電路設計中信號完整性分析

    在高速電路設計中信號完整性分析由于系統(tǒng)時鐘頻率和上升時間的增長,信號完整性設計變得越來越重要。不幸的是,絕大多數(shù)數(shù)字電路設計者并沒意識到
    發(fā)表于 10-14 09:32

    如何確保PCB設計信號完整性

    常值得注意的問題。本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介
    發(fā)表于 07-31 17:12

    PCB設計中要考慮電源信號完整性

    。參考:PCB設計中要考慮電源信號完整性電源完整性| PCB設計資源...
    發(fā)表于 12-27 07:17

    何為信號完整性?信號完整性包含哪些

    何為信號完整性信號完整性(Signal Integrity,簡稱SI)是指在信號線上的
    發(fā)表于 12-30 08:15

    信號完整性(SI)和電源完整性(PI)的基本原理理解

    在處理高速印刷電路板(PCB)時,必須理解信號完整性(SI)和電源完整性(PI)的基本原理。如今,速度是評估數(shù)字產(chǎn)品功能的主要因素之一。在幾
    發(fā)表于 12-30 06:49

    pcb layout中信號完整性信號延遲(delay)

    pcb layout中必須要考慮SI差的信號完整性不是由某一因素導致的,而是由板級設計中多種因素共同引起的
    發(fā)表于 11-21 13:57 ?6798次閱讀

    信號完整性PCB設計+Douglas+Brooks

    信號完整性PCB設計+Douglas+Brooks。
    發(fā)表于 08-28 18:12 ?491次下載

    基于信號完整性分析的PCB設計解析

    基于信號完整性分析的PCB設計流程如圖所示。 主要包含以下步驟: 圖基于信號完整性分析的高速PCB設計
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析的<b class='flag-5'>PCB設計</b>解析

    PCB信號完整性有哪幾步_如何確保PCB設計信號完整性

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保
    發(fā)表于 05-23 15:08 ?1.1w次閱讀

    高速PCB設計中信號完整性研究綜述

    總結(jié)了在高速PCB板設計中信號完整性產(chǎn)生的原因、抑制和改善的方法。介紹了使用IBS模型的仿真步驟以及使用 CADENCE公司的 Allegro SPB軟件,支持IBIS模型對反射和串擾的仿真,驗證了其改善后的效果,可以直觀地看到
    發(fā)表于 05-27 13:59 ?20次下載

    高速電路信號完整性分析與設計—PCB設計1

    高速電路信號完整性分析與設計—PCB設計1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號完整性分析與設計—PCB設計2

    高速電路信號完整性分析與設計—PCB設計2
    發(fā)表于 02-10 17:34 ?0次下載

    如何確保PCB設計信號完整性的方法

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保
    發(fā)表于 12-22 11:53 ?971次閱讀