射頻阻抗匹配：計(jì)算和仿真

本文介紹了射頻 （RF） 阻抗匹配的基礎(chǔ)知識(shí)、如何計(jì)算匹配分量以及如何檢查LTspice.

介紹

電子理論指出，當(dāng)源電阻與負(fù)載電阻匹配時(shí)，最大功率從源端傳輸?shù)截?fù)載。然而，對(duì)于大多數(shù)RF電路，源阻抗和負(fù)載阻抗具有電抗元件，在這種情況下，源阻抗必須等于負(fù)載阻抗的復(fù)數(shù)共軛，以實(shí)現(xiàn)最大功率傳輸。換句話說，雖然源阻抗和負(fù)載阻抗的實(shí)部必須匹配，但負(fù)載阻抗的虛部必須與源阻抗的虛部在符號(hào)上相反。

RF功率放大器電路的復(fù)雜性很大程度上是由于主要有源元件周圍的阻抗匹配元件，無論是晶體管還是集成解決方案。一旦了解了這些RF阻抗匹配電路是如何計(jì)算的，電路的其余部分就更直接了。計(jì)算這些匹配的組件是一個(gè)簡(jiǎn)單的過程，但有時(shí)最好有一個(gè)工具來交叉檢查這些計(jì)算，并確保最大功率確實(shí)從電源傳輸?shù)截?fù)載。

本文深入探討了Chris Bowick的《RF電路設(shè)計(jì)》一書中概述的阻抗匹配理論，許多工程師將其視為射頻圣經(jīng)。讀者可能希望參考本書，以更全面地了解其他RF阻抗匹配網(wǎng)絡(luò)。整篇文章還包括LTspice仿真，以交叉檢查計(jì)算結(jié)果。

調(diào)諧電路和負(fù)載Q

電容器的電抗由公式1給出。

將頂部和底部乘以j意味著電容器具有負(fù)電抗。相反，電感的正電抗由公式2給出。

因此，如果我們把一個(gè)電容器和一個(gè)電感器串聯(lián)起來，它們都有 在一個(gè)特定頻率下相等但相反的電抗，它們形成一個(gè)短的 零相移電路。同樣，如果將這些組件并聯(lián)放置，它們將形成具有零相移的開路：兩個(gè)的凈阻抗 通過將阻抗的乘積除以并聯(lián)分量來找到并聯(lián)分量 它們的總和，如果它們具有相等但相反的電抗，則電抗產(chǎn)生 零值分母，因此是開路。

如果電阻器與電抗元件并聯(lián)或串聯(lián)放置，則 負(fù)載Q描述了電抗與電阻的比值。加載的 Q 并聯(lián)電路定義為：

串聯(lián)電路的負(fù)載Q定義為：

其中 Rp 和 Rs 是并聯(lián)和串聯(lián)電阻，Xp 和 X 是 并聯(lián)和串聯(lián)電抗。

我們可以使用網(wǎng)絡(luò)的加載Q將并行網(wǎng)絡(luò)轉(zhuǎn)換為串聯(lián) 網(wǎng)絡(luò)，從而使匹配變得容易得多。一次系列相當(dāng)于 導(dǎo)出一個(gè)網(wǎng)絡(luò)，然后只需選擇源阻抗即可 相等的實(shí)數(shù)，但相反的虛部完成阻抗匹配。

圖1所示電路的阻抗由下式給出

其中–jXcp是并聯(lián)電容器的電抗。

圖1.并行 CR 網(wǎng)絡(luò)。

該電路的串聯(lián)等效值可以通過多種方式計(jì)算。頂部和 公式5的底部可以乘以分母的復(fù)共軛，得到實(shí)數(shù)和虛部級(jí)數(shù)。或者，該方程可以 轉(zhuǎn)換為極性形式，實(shí)數(shù)和虛部分量可以是 使用正弦和余弦計(jì)算。

獲得串聯(lián)元件的更快方法是找到并行網(wǎng)絡(luò)的負(fù)載Q（Qp）（使用公式3），然后使用公式

以找到新系列電阻。然后，我們?cè)O(shè)計(jì)一個(gè)具有相同Q值的串聯(lián)網(wǎng)絡(luò)，并將新的串聯(lián)電阻Rs放入公式4中，以找到新的串聯(lián)電抗Xs。等式6的推導(dǎo)如附錄所示。

因此，圖1中的電路元件給出的負(fù)載Q值為10，這是通過將并聯(lián)電阻除以并聯(lián)電抗得出的。使用公式6，我們可以將并聯(lián)的1 kΩ電阻轉(zhuǎn)換為9.9 Ω的串聯(lián)電阻Rs。然后，我們可以使用公式4計(jì)算出串聯(lián)電容需要具有–j99 Ω的電抗。因此，在給定頻率下，圖1中的電路與圖2中的電路具有相同的阻抗。

圖2.圖1所示電路的串聯(lián)表示。

由于負(fù)載的實(shí)部為9.9 Ω，負(fù)虛部（–j99 Ω），因此我們需要一個(gè)實(shí)部為9.9 Ω的源阻抗和一個(gè)正虛部（+j99 Ω），以確保實(shí)現(xiàn)最大的功率傳輸。實(shí)際上，通過選擇與負(fù)載電抗相等但相反的源電抗，這兩個(gè)電抗相互抵消（產(chǎn)生短路），我們只剩下源電阻驅(qū)動(dòng)相同的負(fù)載電阻。

現(xiàn)在，圖2中的串聯(lián)電路僅相當(dāng)于圖1中的電路。我們不必更改圖 1 的配置。如果我們使用串聯(lián)阻抗為（9.9 + j99）Ω的源驅(qū)動(dòng)該并聯(lián)電路，則將傳輸最大功率。

需要注意的是，并聯(lián)電抗（在本例中為Cp）通過電路Q值確定的系數(shù)產(chǎn)生相當(dāng)于1 kΩ電阻的較低值串聯(lián)。該電抗可以是串聯(lián)電容器或串聯(lián)電感器。反之亦然。在串聯(lián)RC電路中（如圖2所示），串聯(lián)電抗（無論是容性電抗還是電感電抗）產(chǎn)生串聯(lián)電阻的更高值并聯(lián)等效值Rs。實(shí)際上，我們可以重新排列公式 6 以讀取

這立即向我們表明，并聯(lián)電阻是（Q2+ 1） 倍于系列等效值。

總結(jié)前面的例子，我們可以使用并聯(lián)或串聯(lián)電抗使電阻看起來更小或更大。并聯(lián)RC網(wǎng)絡(luò)的負(fù)載Q值由其電阻與電抗之比決定。我們用這個(gè)負(fù)載Q將并聯(lián)網(wǎng)絡(luò)轉(zhuǎn)換為串聯(lián)網(wǎng)絡(luò)，然后選擇源阻抗的實(shí)部等于（串聯(lián)）負(fù)載阻抗的實(shí)部，然后選擇源阻抗的無功部分相等但與串聯(lián)負(fù)載阻抗的無功部分相反。

使用固定源阻抗和負(fù)載阻抗

不幸的是，我們很少能夠改變?cè)醋杩?。源阻抗和?fù)載阻抗通常是預(yù)先確定的，因此我們必須設(shè)計(jì)一個(gè)匹配兩者的網(wǎng)絡(luò)

圖3.將50 Ω源與1 kΩ負(fù)載匹配，頻率為100 MHz。

圖3顯示了一個(gè)50 Ω源，需要與100 MHz時(shí)的1 kΩ負(fù)載匹配。并聯(lián)電容需要將并聯(lián)的1 kΩ轉(zhuǎn)換為串聯(lián)50 Ω電阻，這意味著該RC組合的負(fù)載Q值需要為公式6中的4.36。這將為我們提供50 Ω的等效串聯(lián)電阻加上一定值的串聯(lián)電容。然后，我們選擇一個(gè)串聯(lián)電感器，以產(chǎn)生與串聯(lián)電容器相等但相反的電抗。這兩個(gè)電抗抵消，我們只剩下一個(gè)50 Ω電阻饋入50 Ω負(fù)載。

我們可以使用公式3來計(jì)算并聯(lián)電容的電抗。所以

并聯(lián)電容應(yīng)為6.94 pF，在100 MHz時(shí)電抗為–j229 Ω。我們現(xiàn)在有一個(gè)并行網(wǎng)絡(luò)。為了將其更改為串聯(lián)網(wǎng)絡(luò)，我們將并聯(lián)和串聯(lián)網(wǎng)絡(luò)的Q等同起來。使用公式4，我們可以看到該并聯(lián)電路轉(zhuǎn)換為Rs = 50 Ω和

所以 Xs = 218 Ω。

因此，6.94 pF電容和1 kΩ負(fù)載的并聯(lián)組合看起來像一個(gè)串聯(lián)的50 Ω電阻和一個(gè)串聯(lián)電容，電抗為–j218 Ω。選擇一個(gè)串聯(lián)電感器給出+j218 Ω可確保匹配網(wǎng)絡(luò)的電抗部分被取消，并且50 Ω源現(xiàn)在提供50 Ω的有效負(fù)載電阻。圖 4 顯示了最終網(wǎng)絡(luò)。

圖4.匹配元件，用于將50 Ω源與100 MHz時(shí)的1 kΩ負(fù)載匹配。

該電路可以在LTspice中仿真。電路結(jié)構(gòu)正常，為方便起見，R1和L1的結(jié)點(diǎn)標(biāo)記為“IN”。源所示，負(fù)載阻抗可以通過探測(cè)IN節(jié)點(diǎn)和流入L1的電流來繪制。在波形窗口中，右鍵單擊 I（L1） 并復(fù)制文本。然后右鍵單擊V（in）圖標(biāo)并將文本更改為“V（in）/I（L1）”以繪制匹配網(wǎng)絡(luò)的輸入阻抗，如圖5所示。

圖5.匹配網(wǎng)絡(luò)的輸入圖。

但是，圖5中的曲線顯示了以dB為單位的阻抗。要更改 y 軸以顯示實(shí)部和虛部，請(qǐng)右鍵單擊左側(cè)的 y 軸，然后將“表示”框從波特更改為笛卡爾，如圖 6 所示。

圖6.將 y 軸從波特更改為笛卡爾。

最終圖如圖7所示，實(shí)值繪制在左軸上，虛值繪制在右軸上。將光標(biāo)移動(dòng)到 100 MHz 位置，我們可以看到匹配網(wǎng)絡(luò)的輸入阻抗確實(shí)是 50 Ω，虛部很少。

圖7.最終圖顯示了在 100 MHz 下接近 50 + j0 的匹配。

不幸的是，如果我們關(guān)閉波形窗口并重新運(yùn)行仿真，我們需要重新探測(cè)V（in）和I（L1），一個(gè)除以另一個(gè)，然后更改y軸以顯示笛卡爾值。通過選擇波形窗口并選擇“文件>將圖設(shè)置另存為”，可以避免這種乏味，如圖8所示。這將保存當(dāng)前波形屏幕的設(shè)置，并在下一次仿真時(shí)自動(dòng)重新繪制波形。

圖8.保存繪圖設(shè)置可保存 y 軸配置和繪制波形。

針對(duì)已知 Q 進(jìn)行設(shè)計(jì)

在前面的示例中，我們使用并聯(lián)電容使1 kΩ負(fù)載電阻看起來像一個(gè)50 Ω串聯(lián)電阻加上一些任意串聯(lián)電容，然后選擇一個(gè)電感來抵消串聯(lián)電容的電抗。這導(dǎo)致了L網(wǎng)絡(luò)，如圖4所示。遺憾的是，圖4中的匹配網(wǎng)絡(luò)不允許我們選擇Q，這是由源阻抗和負(fù)載阻抗決定的。克服這個(gè)問題的一種方法是使用T網(wǎng)絡(luò)，如圖9所示，它由兩個(gè)背靠背的L網(wǎng)絡(luò)組成。

在這個(gè)例子中，我們需要使2.1 Ω負(fù)載電阻看起來像50 Ω，同時(shí)將Q保持在所需的值。為此，我們真正對(duì)串聯(lián)到并行轉(zhuǎn)換技術(shù)進(jìn)行了測(cè)試。

圖9.與虛擬電阻器的匹配 T 網(wǎng)絡(luò)。

在L網(wǎng)絡(luò)中，我們使用串聯(lián)電感來抵消串聯(lián)電容器的電抗（以產(chǎn)生短路）。在T網(wǎng)絡(luò)中，我們還使用并聯(lián)電感來抵消并聯(lián)電容器的電抗（以產(chǎn)生開路）。

查看圖9，我們知道串聯(lián)阻抗XS2（無論是電容器還是電感）將串聯(lián)2.1 Ω負(fù)載電阻轉(zhuǎn)換為更大的等效并聯(lián)電阻，加上一些任意的并聯(lián)電抗。因此，我們可以選擇XP2與該任意并聯(lián)電抗相等但相反，并產(chǎn)生開路。然后，我們只剩下2.1 Ω電阻器，看起來像一個(gè)更大的并聯(lián)電阻器，沒有電抗元件。

2.1 Ω負(fù)載現(xiàn)在看起來像一個(gè)大得多的虛擬電阻Rv，如圖9所示。請(qǐng)注意，電阻Rv實(shí)際上并沒有放置在電路中，我們只是使2.1 Ω電阻看起來具有更大的值，從Rv的位置來看。實(shí)際上，為了簡(jiǎn)化電路，我們可以用Rv代替2.1 Ω電阻，XS2和XP2，從源頭觀察時(shí)，電路將在一個(gè)特定頻率下呈現(xiàn)相同的阻抗。

通過重新排列公式6來讀取

我們可以看到，與50 Ω的源電阻相比，該虛擬電阻越大，電路的Q值就越大。因此，我們可以修改XS2和XP2，使Rv看起來像任何值，從而得到我們想要的電路Q。然后，我們可以使用用于L網(wǎng)絡(luò)的方法將源阻抗（50 Ω）與負(fù)載電阻Rv相匹配。然后，我們使用XP1使Rv看起來像一個(gè)較小的串聯(lián)電阻（理想情況下為50 Ω），加上一些任意串聯(lián)電抗，我們選擇XS1相等但與該任意串聯(lián)電抗相反，因此我們剩下50 Ω源電阻饋入50 Ω負(fù)載電阻，但仍保持高Q值。

讓我們來看看方法論。我們需要將50 Ω源與100 MHz的2.1 Ω負(fù)載相匹配，所需電路Q為10。我們的目標(biāo)是使圖9所示電路看起來像一個(gè)L網(wǎng)絡(luò)，具有50 Ω源和更大值的負(fù)載電阻Rv。我們首先需要將2.1 Ω轉(zhuǎn)換為更高值（并聯(lián)）電阻。我們知道，串聯(lián)電抗XS2將2.1 Ω轉(zhuǎn)換為更大的并聯(lián)電阻，因此從公式4

所以 XS2 = 21 Ω。

然后，我們使用公式6將該串聯(lián)電路轉(zhuǎn)換為其并聯(lián)等效電路。

所以 Rp 是 212.1 Ω。這是我們的虛擬電阻器。

因此，2.1 Ω的串聯(lián)電阻和21 Ω的串聯(lián)電抗看起來像一個(gè)更大的212.1 Ω并聯(lián)電阻加上一些任意的并聯(lián)電抗。然后，我們插入一個(gè)相等但相反的并聯(lián)電抗來抵消它以產(chǎn)生開路，因此我們只剩下更大的并聯(lián)電阻。為了確定并聯(lián)電抗，我們使用公式3，因此

所以 XP2 = 21.21 Ω。

如果需要，我們可以用等于212.1 Ω的單個(gè)并聯(lián)電阻代替XS2、XP2和2.1 Ω電阻，電路將在100 MHz時(shí)向源提供相同的阻抗。這可以在LTspice中模擬。該電路現(xiàn)在可以被視為一個(gè)簡(jiǎn)單的L網(wǎng)絡(luò)，我們只需將50 Ω源電阻與212.1 Ω的負(fù)載相匹配。根據(jù)公式10，

我們需要使這個(gè)并聯(lián)的212.1 Ω電阻看起來像一個(gè)串聯(lián)的50 Ω電阻。我們知道電阻，我們知道Q，所以我們現(xiàn)在可以計(jì)算出實(shí)現(xiàn)這個(gè)Q所需的并聯(lián)電抗。插入并聯(lián)電抗將這個(gè)高值并聯(lián)電阻轉(zhuǎn)換為較低值的串聯(lián)電阻（50 Ω），加上一些串聯(lián)電抗。從公式3，

所以 XP1 = 117.8 Ω。

因此，117.8 Ω的并聯(lián)電抗使并聯(lián)212.1 Ω電阻看起來像一個(gè)50 Ω的串聯(lián)電阻。然后，我們可以使用公式4來計(jì)算串聯(lián)電抗。

并聯(lián)電抗為117.8 Ω，電阻為212.1 Ω，Q為1.80。將其轉(zhuǎn)換為具有相同Q值和50 Ω串聯(lián)電阻的串聯(lián)電路，使我們能夠計(jì)算串聯(lián)電抗。

從公式4，

212.1 Ω的并聯(lián)電阻和117.8 Ω的電抗看起來像50 Ω的串聯(lián)電阻加上90 Ω的電抗。如果 X小一是一個(gè)電容器，這轉(zhuǎn)化為串聯(lián)電容（電抗 –J90 Ω），因此串聯(lián)匹配分量必須是感性的（電抗 +J90 Ω），因此電抗抵消。

從上述過程中有幾點(diǎn)需要注意。首先，對(duì)于T網(wǎng)絡(luò)，設(shè)計(jì)從電路末端使用最低值電阻開始，在上面的例子中，電阻是2.1 Ω，而不是50 Ω。從公式6可以看出，如果我們從50 Ω端開始，我們將計(jì)算出更高的Rv值，并且由于負(fù)載電阻低得多，為2.1 Ω，最終網(wǎng)絡(luò)的右半部分具有巨大的Q值。其次，我們注意到串聯(lián)電抗總是與并聯(lián)電抗相反的符號(hào)，因?yàn)槲覀冃枰_保它們相互抵消。因此，串聯(lián)電容器通常需要并聯(lián)電感器，反之亦然。

組件值如表1所示。

由于XP1和XP2是并聯(lián)電感，因此可以組合成一個(gè)電感器 電感器，值為 28.61 nH。最終電路如圖10所示。

圖 10.完整的 T 網(wǎng)絡(luò)。

繪制IN節(jié)點(diǎn)的電壓并將其除以流入C1的電流，我們可以看到匹配網(wǎng)絡(luò)的輸入阻抗非常接近50 Ω，如圖11所示。

圖 11.100 MHz 時(shí)的輸入阻抗圖。

我們還可以通過繪制負(fù)載兩端的電壓和流過負(fù)載的電流并逐一相乘來繪制傳輸?shù)截?fù)載的功率，如圖12所示。

圖 12.最大功率以 100 MHz 傳輸。

通過右鍵單擊繪圖窗口并選擇添加繪圖窗格，我們可以在一個(gè)窗口中同時(shí)繪制匹配，在另一個(gè)窗口中繪制功率傳輸。保存繪圖設(shè)置可確保在每次仿真后自動(dòng)繪制這些設(shè)置。

處理復(fù)雜負(fù)載

負(fù)載很少是純電阻性的。如果圖10中的2.1 Ω負(fù)載具有398 pF的串聯(lián)電容元件（在100 MHz時(shí)等于–j4.0 Ω），則會(huì)破壞匹配網(wǎng)絡(luò)。但是，這很容易克服。在圖10中，C2和2.1 Ω負(fù)載形成一個(gè)串聯(lián)網(wǎng)絡(luò)，其Q值為10，由電抗（–j21 Ω）與電阻（2.1 Ω）之比決定。額外的–j4.0 Ω將總電抗增加到–j25 Ω。為了保持相同的Q值，我們需要在該串聯(lián)組合中增加一個(gè)正電抗，以消除負(fù)載的–j4.0 Ω。這可以通過在與C2串聯(lián)時(shí)增加6.37 nH的電感（電抗為+j4.0 Ω）來實(shí)現(xiàn)，以保持電抗與電阻的比值。更方便的方法是將電容C2的值增加到93.62 pF。這會(huì)將電抗降低到–j17 Ω，然后負(fù)載電容將凈串聯(lián)電抗增加回–j21 Ω，從而保持Q為10。LTspice可用于提供健全性檢查，最終電路如圖13所示。

圖 13.與復(fù)雜負(fù)載匹配的修訂后的 T 網(wǎng)絡(luò)。

圖14顯示，該電路在100 MHz時(shí)與50 Ω具有良好的匹配，并傳輸最大功率。

圖 14.100 MHz 復(fù)數(shù)負(fù)載下的功率輸出和輸入阻抗圖。

結(jié)論

希望本文揭開了RF阻抗匹配的神秘面紗，并使RF功率放大器電路更易于理解。使用網(wǎng)絡(luò)的負(fù)載Q值，我們可以在串聯(lián)和并聯(lián)網(wǎng)絡(luò)之間切換，并將低值電阻轉(zhuǎn)換為高值電阻。然而，與任何工程任務(wù)一樣，對(duì)計(jì)算進(jìn)行交叉檢查總是好的，LTspice在繪制電路的輸入阻抗和功率輸出方面證明是無價(jià)的。

審核編輯：郭婷