如何在電源設(shè)計(jì)中最小化輸出電容器的數(shù)量和尺寸

電源的輸出電容（通常是值在100 nF至100 μF之間的陶瓷電容）耗費(fèi)資金、占用空間，并且在出現(xiàn)交付瓶頸的情況下可能難以獲得。因此，如何最小化輸出電容器的數(shù)量和尺寸的問題一次又一次地出現(xiàn)。

輸出電容效應(yīng)

輸出電容的兩個(gè)影響在這里至關(guān)重要：對(duì)輸出的影響 電壓紋波以及負(fù)載瞬變后對(duì)輸出電壓的影響。

首先，應(yīng)就輸出電容器一詞進(jìn)行一般性說明。這些電容器可以在電源的輸出端找到。然而，許多電氣負(fù)載（功耗者），如FPGA，需要一定數(shù)量的輸入電容。圖1顯示了帶負(fù)載的電源FPGA的典型設(shè)計(jì)。如果電路板上的電壓產(chǎn)生和消費(fèi)者之間的物理距離非常小，則電源的輸出電容器和負(fù)載的輸入電容器之間的明顯區(qū)別變得模糊。

圖1.LTC3311開關(guān)穩(wěn)壓器，具有連接的 FPGA 的相應(yīng)輸出電容器和輸入電容器。

微分通常是通過一定的物理分離來實(shí)現(xiàn)的，這導(dǎo)致顯著的寄生電感（L布局).

電源輸出端電容的形成決定了降壓開關(guān)穩(wěn)壓器中的電壓紋波。輸出紋波電壓對(duì)應(yīng)于電感紋波電流乘以輸出電容器阻抗的經(jīng)驗(yàn)法則適用于此處：

此阻抗，Z庫特，也由電容器的大小和數(shù)量組成 作為等效串聯(lián)電阻 （ESR） 和等效串聯(lián)電感 （ESL）。 對(duì)于電源輸出端的一個(gè)電容器，這個(gè)公式非常簡單 來申請。對(duì)于更復(fù)雜的情況（見圖 1），其中有多個(gè)電容器 由于布局（L布局），計(jì)算就沒那么容易了。

在這種情況下，LTspice等仿真工具是理想的選擇。圖2所示電路 針對(duì)圖 1 中的情況快速創(chuàng)建的圖表。不同的值， 包括ESR和ESL，可以分配給各個(gè)電容器。假設(shè) 電路板布局的效果 - 例如，L?布局——也可以考慮。這 然后在開關(guān)穩(wěn)壓器的輸出端和 負(fù)載的輸入。

圖2.使用LTspice評(píng)估系統(tǒng)中電源輸出端的不同電容器。

輸出電容也會(huì)影響負(fù)載瞬變后的輸出電壓失調(diào)。這種效應(yīng)也可以用LTspice來模擬。這里需要特別注意的是，在一定限度內(nèi)，電源控制回路的控制速度與輸出電容的阻抗是相互關(guān)聯(lián)的。更快的電源控制環(huán)路可以減少負(fù)載瞬變后保持在特定輸出控制窗口內(nèi)所需的輸出電容數(shù)量。

最后但并非最不重要的一點(diǎn)是，LTC3311-1 具有自適應(yīng)電壓定位 （AVP）。AVP可以利用輸入誤差電壓預(yù)算并減少輸出電容的數(shù)量，此外，設(shè)計(jì)人員還可以通過增加環(huán)路帶寬來實(shí)現(xiàn)減少。

AVP在低負(fù)載條件下略微提高輸出電壓，在高負(fù)載條件下略微降低輸出電壓。然后，如果發(fā)生負(fù)載瞬變，則更多的動(dòng)態(tài)輸出電壓偏差在允許的輸出電壓范圍內(nèi)。

建議使用ADI公司的LTpowerCAD來找出可以進(jìn)行哪些控制環(huán)路優(yōu)化以及可以消除多少輸出電容。圖3顯示了控制速度的計(jì)算屏幕。此處顯示了負(fù)載瞬變之后計(jì)算出的電壓過沖。優(yōu)化可以通過改變輸出電容和調(diào)整開關(guān)穩(wěn)壓器控制環(huán)路速度來實(shí)現(xiàn)。?

圖3.使用 LTpowerCAD 優(yōu)化開關(guān)穩(wěn)壓器的控制環(huán)路并減少輸出電容器的數(shù)量。

當(dāng)檢查正確的參數(shù)時(shí)，可以減少電源中的輸出電容器數(shù)量。這樣可以節(jié)省資金和電路板空間，因此是推薦的開發(fā)步驟。

審核編輯：郭婷