基于對(duì)高性能信號(hào)鏈中電源紋波影響的概括性概述

作者：John Martin Dela Cruz and Patrick Errgy Pasaquian

在本電源系統(tǒng)優(yōu)化系列的第1部分中，我們研究了如何量化電源噪聲靈敏度，以及如何將這些量與信號(hào)鏈中的實(shí)際效應(yīng)聯(lián)系起來(lái)。有人問(wèn)：實(shí)現(xiàn)高性能模擬信號(hào)處理器件卓越性能的真正噪聲限值是多少？噪聲只是設(shè)計(jì)配電網(wǎng)絡(luò)（PDN）的一個(gè)可測(cè)量參數(shù)。如第1部分所述，僅僅關(guān)注最小化噪聲可能會(huì)以尺寸增加、成本增加或效率降低為代價(jià)。優(yōu)化配電網(wǎng)絡(luò)可以改善這些參數(shù)，同時(shí)將噪聲降低到必要的水平。

本文基于對(duì)高性能信號(hào)鏈中電源紋波影響的概括性概述。在這里，我們將深入探討優(yōu)化高速數(shù)據(jù)轉(zhuǎn)換器配電網(wǎng)絡(luò)的細(xì)節(jié)。

我們將標(biāo)準(zhǔn) PDN 與優(yōu)化的 PDN 進(jìn)行比較，以了解在空間、時(shí)間和成本方面可以獲得哪些收益。后續(xù)文章將探討針對(duì)其他信號(hào)鏈器件（如RF收發(fā)器）的具體優(yōu)化解決方案。

AD9175雙通道12.6 GSPS高速數(shù)模轉(zhuǎn)換器的電源系統(tǒng)優(yōu)化

AD9175是一款高性能、雙通道、16位數(shù)模轉(zhuǎn)換器（DAC），支持高達(dá)12.6 GSPS的DAC采樣速率。該器件具有 8 通道、15.4 Gbps JESD204B 數(shù)據(jù)輸入端口;高性能片內(nèi)DAC時(shí)鐘乘法器;以及針對(duì)單頻段和多頻段直接到射頻 （RF） 無(wú)線應(yīng)用的數(shù)字信號(hào)處理能力。

圖1.AD9175高速DAC的標(biāo)準(zhǔn)PDN，現(xiàn)成的評(píng)估板提供。

讓我們看一下如何優(yōu)化此雙通道高速DAC的PDN。圖1顯示了安裝在現(xiàn)成評(píng)估板上的高速DACAD9175的標(biāo)準(zhǔn)配電網(wǎng)絡(luò)。PDN包括一個(gè)分立式四通道開(kāi)關(guān)ADP5054和三個(gè)低壓差（LDO）后置穩(wěn)壓器。目標(biāo)是看看是否可以改進(jìn)和簡(jiǎn)化該P(yáng)DN，同時(shí)確保其輸出噪聲不會(huì)導(dǎo)致DAC性能的任何顯著下降。

AD9175需要8個(gè)電源軌，可分為4組，即：

1 V 模擬（雙軌）

1 V 數(shù)字（三軌）

1.8 V 模擬（雙軌）

1.8 V 數(shù)字（單軌）

分析：噪聲要求

在進(jìn)行任何優(yōu)化之前，我們必須了解這些電源軌的電源靈敏度。我們將重點(diǎn)介紹模擬電源軌，因?yàn)樗鼈兺?a href="http://www.ttokpm.com/tags/數(shù)字電源/" target="_blank">數(shù)字電源軌對(duì)噪聲更敏感。

模擬電源軌的電源調(diào)制比（PSMR）如圖2所示。請(qǐng)注意，1 V模擬電源軌在1/f頻率區(qū)域相對(duì)更敏感，而1.8 V模擬電源軌在開(kāi)關(guān)轉(zhuǎn)換器工作頻率范圍（100 kHz至1 MHz左右）更敏感。

圖2.AD9175高速DAC PSMR，采用1 V模擬和1.8 V模擬電源軌。

優(yōu)化的一種方法是使用帶有LC濾波器的低噪聲開(kāi)關(guān)穩(wěn)壓器。圖 3 顯示了在擴(kuò)頻頻率調(diào)制 （SSFM） 模式關(guān)閉的情況下，LT8650S 靜音開(kāi)關(guān)穩(wěn)壓器穩(wěn)壓器（帶或不帶 LC 濾波器）的傳導(dǎo)頻譜輸出。如第1部分所述，SSFM降低了開(kāi)關(guān)頻率噪聲幅度，但由于三角調(diào)制頻率，在1/f區(qū)域引入了噪聲峰值。增加的噪聲將超過(guò)該電源軌的最大允許紋波閾值，因?yàn)?/f噪聲已經(jīng)與該閾值有很小的裕量。因此，在這種情況下不建議使用 SSFM。最大允許電壓紋波閾值表示電源紋波電平，超過(guò)該電平時(shí)，DAC載波信號(hào)中的邊帶雜散高于DAC輸出頻譜的1 μV p-p本底噪聲。?

從這些結(jié)果可以看出，開(kāi)關(guān)穩(wěn)壓器的1/f噪聲不超過(guò)1 V模擬軌的最大允許紋波閾值。此外，一個(gè)LC濾波器足以將LT8650S的基波開(kāi)關(guān)紋波和諧波降到最大允許紋波門(mén)限以下。

圖3.LT8650S傳導(dǎo)頻譜輸出與1 V模擬軌的最大允許紋波閾值的關(guān)系。

圖4顯示了LT8653S的傳導(dǎo)光譜輸出（帶和不帶LC濾波器）。圖中還顯示了1.8 V電源軌的最大允許電壓紋波，該紋波不會(huì)在AD9175輸出頻譜的1 μV p-p本底噪聲中產(chǎn)生雜散。可以看出，LT8653S的1/f噪聲不超過(guò)最大允許紋波閾值，LC濾波器足以將LT8653S的基波開(kāi)關(guān)紋波和諧波降到最大允許紋波閾值以下。

圖4.LT8653S傳導(dǎo)頻譜輸出與1.8 V模擬軌的最大允許紋波閾值的關(guān)系。

結(jié)果：優(yōu)化的 PDN

圖5顯示了AD9175的優(yōu)化配電網(wǎng)絡(luò)。目標(biāo)是在實(shí)現(xiàn)AD9175出色的動(dòng)態(tài)性能的同時(shí)，通過(guò)圖1所示的PDN提高效率，降低空間要求和功耗。噪聲目標(biāo)基于圖3和圖4所示的最大允許紋波閾值。

優(yōu)化的配電網(wǎng)絡(luò)由 LT8650S 和 LT8653S 靜音開(kāi)關(guān)穩(wěn)壓器組成，后跟模擬電源軌上的 LC 濾波器。在此 PDN 中，1 V 模擬電源軌由 V 供電輸出1LT8650S，后接一個(gè)LC濾波器;1 V 數(shù)字電源軌直接由 V 供電輸出2相同的LT8650S，無(wú)需LC濾波器。對(duì)于AD9175，數(shù)字電源軌對(duì)電源噪聲不太敏感，因此可以直接為這些供電軌供電，而不會(huì)降低DAC動(dòng)態(tài)性能。帶LC濾波器的LT8653S直接為1.8 V模擬和1.8 V數(shù)字電源軌供電。

表 1 將優(yōu)化后的 PDN 的性能與圖 1 所示的標(biāo)準(zhǔn) PDN（帶有三個(gè) LDO 穩(wěn)壓器的四通道降壓開(kāi)關(guān)）進(jìn)行了比較。優(yōu)化解決方案的組件面積比標(biāo)準(zhǔn)減少了70.2%。此外，效率從69.2%提高到83.4%，整體功耗節(jié)省1.0 W。

圖5.針對(duì)AD9175高速DAC的優(yōu)化PDN。

為了驗(yàn)證優(yōu)化后的PDN的噪聲性能是否足以滿(mǎn)足高性能規(guī)格，對(duì)AD9175進(jìn)行了相位噪聲評(píng)估，并檢查了載波周?chē)厧щs散的DAC輸出頻譜。1標(biāo)準(zhǔn)PDN和優(yōu)化PDN之間的相位噪聲結(jié)果相當(dāng)，如表2所示。AD9175的輸出頻譜具有干凈的載波頻率，沒(méi)有可見(jiàn)的邊帶雜散，如圖6所示。

圖6.AD9175輸出頻譜（1.8 GHz，–7 dBFS載波），采用優(yōu)化的PDN。

AD9213 10.25 GSPS高速模數(shù)轉(zhuǎn)換器的電源系統(tǒng)優(yōu)化

AD9213是一款單通道、12位、6 GSPS或10.25 GSPS射頻（RF）模數(shù)轉(zhuǎn)換器（ADC），輸入帶寬為6.5 GHz。AD9213支持需要寬瞬時(shí)帶寬和低轉(zhuǎn)換錯(cuò)誤率（CER）的高動(dòng)態(tài)范圍頻域和時(shí)域應(yīng)用。AD9213具有16通道JESD204B接口，支持最大帶寬能力。

圖7顯示了AD9213高速ADC的標(biāo)準(zhǔn)配電網(wǎng)絡(luò)（如現(xiàn)成的評(píng)估板上所示），由一個(gè)LTM4644-1 μModule四通道開(kāi)關(guān)器和兩個(gè)線性穩(wěn)壓器組成。該解決方案相當(dāng)節(jié)省空間和能源效率，但可以改進(jìn)嗎？如本系列文章所述，優(yōu)化的第一步是量化AD9213的靈敏度，即實(shí)際設(shè)置PDN輸出噪聲限值，以免顯著降低ADC性能。在這里，我們將介紹使用兩個(gè)μModule穩(wěn)壓器的替代PDN解決方案，并將其性能與標(biāo)準(zhǔn)現(xiàn)成解決方案進(jìn)行比較。?

AD9213 10 GSPS ADC需要15個(gè)不同的電源軌，分為四組：

1 V 模擬（三軌）

1 V 數(shù)字（6 軌）

2 V 模擬（雙軌）

2 V 數(shù)字（四軌）

圖7.AD9213高速ADC的標(biāo)準(zhǔn)PDN，現(xiàn)成的評(píng)估板提供。

分析：噪聲要求

我們正在探索的優(yōu)化解決方案是用兩個(gè)μModule穩(wěn)壓器（LTM8024和LTM8074）以及單個(gè)LDO后置穩(wěn)壓器取代一個(gè)LTM4644-1 μModule四通道開(kāi)關(guān)穩(wěn)壓器和兩個(gè)線性穩(wěn)壓器。

圖8.AD9213高速ADC PSMR，1 V模擬和2 V模擬軌，載波頻率為2.6 GHz。

圖8顯示了AD9213在2.6 GHz載波頻率下1 V模擬和2 V模擬電源軌的PSMR結(jié)果。由于PSMR較低，1 V模擬軌比2 V模擬軌更敏感。

圖 9 示出了 LTM8024 （帶和不帶 LDO 穩(wěn)壓器） 在強(qiáng)制連續(xù)模式 （FCM） 下的頻譜輸出。圖中還顯示了最大允許電壓紋波閾值的疊加圖，該閾值不會(huì)在AD9213輸出頻譜的–98 dBFS本底噪聲中產(chǎn)生雜散。當(dāng)直接為1 V模擬電源軌供電時(shí)，LTM8024輸出的未濾波1/f噪聲和基波開(kāi)關(guān)雜散超過(guò)允許的最大紋波閾值。

向 LTM8024 添加一個(gè) ADP1764 LDO 后置穩(wěn)壓器可將 1/f 噪聲和基波開(kāi)關(guān)紋波及其諧波降至最大允許紋波門(mén)限，如圖 9 所示。線性穩(wěn)壓器的輸入端需要一定的開(kāi)銷(xiāo)電壓。在這種情況下，LTM8024使用1.3 V輸出至后置穩(wěn)壓器的輸入端。該300 mV符合LDO穩(wěn)壓器推薦的裕量電壓規(guī)格，同時(shí)最大限度地降低其中的功率損耗;這比標(biāo)準(zhǔn)解決方案中的500 mV略好。

圖9.LTM8024頻譜輸出與1 V模擬電源軌的最大允許紋波閾值的關(guān)系。

解決2 V電源軌問(wèn)題：圖10顯示了采用FCM封裝的LTM8074 μModule穩(wěn)壓器（帶或不帶LC濾波器）的頻譜輸出。還顯示了最大允許電壓紋波閾值。該閾值表示電源紋波電平，超過(guò)該閾值時(shí)，ADC載波信號(hào)中的邊帶雜散高于AD9213輸出頻譜的–98 dBFS本底噪聲。這里，與1 V模擬軌類(lèi)似，穩(wěn)壓器開(kāi)關(guān)雜散在直接為2 V模擬軌供電時(shí)超過(guò)最大允許紋波閾值。不過(guò)，不需要LDO穩(wěn)壓器。相反，LTM8074 輸出端上的一個(gè) LC 濾波器將開(kāi)關(guān)雜散降低到允許的最大紋波門(mén)限以下。

圖 10.LTM8074頻譜輸出與2 V模擬軌的最大允許紋波閾值的關(guān)系

結(jié)果：優(yōu)化的 PDN

圖11顯示了根據(jù)電源靈敏度評(píng)估結(jié)果優(yōu)化的配電網(wǎng)絡(luò)。與標(biāo)準(zhǔn)解決方案一樣，它使用三個(gè)電源IC;在本例中，LTM8024、LTM8074 和 ADP1764。在此解決方案中，LTM8024 μModule 穩(wěn)壓器 V輸出1由ADP1764進(jìn)行后置穩(wěn)壓，為相對(duì)敏感的1 V模擬電源軌供電。1 V 數(shù)字電源軌直接由 V 供電輸出2的 LTM8024。與AD9175 DAC非常相似，AD9213的數(shù)字供電軌對(duì)電源噪聲不太敏感，因此可以直接為這些供電軌供電，而不會(huì)降低ADC動(dòng)態(tài)性能。帶有LC濾波器的LTM8074為2 V模擬和2 V數(shù)字電源軌供電。

圖 11.針對(duì)AD9213高速ADC的優(yōu)化PDN。

表 3 將優(yōu)化后的 PDN 的性能與標(biāo)準(zhǔn)的現(xiàn)成 PDN 進(jìn)行了比較。如圖7所示，標(biāo)準(zhǔn)PDN使用帶有兩個(gè)LDO穩(wěn)壓器的四通道降壓開(kāi)關(guān)。組件面積減少15.4%，效率從63.1%提高到73.5%，整體功耗節(jié)省1.0W。

為了驗(yàn)證優(yōu)化后的PDN的性能，對(duì)AD9213進(jìn)行了SFDR和SNR評(píng)估，并通過(guò)檢查載波周?chē)厧щs散的FFT輸出頻譜。SNR和SFDR性能顯示的結(jié)果在數(shù)據(jù)手冊(cè)規(guī)格限值范圍內(nèi)，如表4所示。圖12顯示了AD9213的FFT輸出頻譜，具有干凈的載波頻率，沒(méi)有可見(jiàn)的邊帶雜散。

圖 12.AD9213（2.6 GHz，–1 dBFS載波）的FFT頻譜，使用圖11所示的優(yōu)化PDN。

結(jié)論

用于高性能數(shù)據(jù)轉(zhuǎn)換器的現(xiàn)成評(píng)估板設(shè)置了配電網(wǎng)絡(luò)，旨在滿(mǎn)足這些信號(hào)處理IC的噪聲要求。即使在評(píng)估板的設(shè)計(jì)中進(jìn)行了仔細(xì)考慮，配電網(wǎng)絡(luò)仍有改進(jìn)的余地。在這里，我們研究了兩個(gè)PDN：一個(gè)用于高速DAC，另一個(gè)用于高速ADC。與標(biāo)準(zhǔn) PDN 相比，我們?cè)诳臻g要求、效率和特別重要的熱性能方面進(jìn)行了改進(jìn)?？梢酝ㄟ^(guò)替代設(shè)計(jì)或當(dāng)前不可用的設(shè)備對(duì)某些參數(shù)進(jìn)行進(jìn)一步改進(jìn)。請(qǐng)繼續(xù)關(guān)注本電源系統(tǒng)優(yōu)化系列的更多條目，包括射頻收發(fā)器的PDN優(yōu)化。

審核編輯：郭婷