如何縮短精密ADC信號鏈設(shè)計(jì)時(shí)間

作者：Abhilasha Kawle and Wasim Shaikh

精密信號鏈設(shè)計(jì)人員面臨的挑戰(zhàn)是滿足中等帶寬應(yīng)用中的噪聲性能要求，并且往往最終需要在噪聲性能和精度之間做出權(quán)衡?？s短上市時(shí)間并在第一時(shí)間完成正確的設(shè)計(jì)可能會(huì)增加進(jìn)一步的壓力。連續(xù)時(shí)間Σ-Δ（CTSD）ADC具有固有的架構(gòu)優(yōu)勢，并簡化了信號鏈設(shè)計(jì)，以減小解決方案尺寸，并幫助客戶加快最終產(chǎn)品的上市時(shí)間。在本系列文章中，我們將解釋CTSD ADC固有的架構(gòu)優(yōu)勢，以及它們?nèi)绾芜m應(yīng)各種精密中帶寬應(yīng)用。我們將深入探討信號鏈設(shè)計(jì)，讓設(shè)計(jì)人員了解CTSD技術(shù)的主要優(yōu)勢，并探索AD4134精密ADC的易用性設(shè)計(jì)特性。

介紹

在許多數(shù)字處理應(yīng)用和算法中，在過去二十年中，對所有轉(zhuǎn)換器技術(shù)具有更好分辨率和精度的需求有所增加。通過使用外部數(shù)字控制器，ADC的有限分辨率/精度得到了增強(qiáng)，該控制器將使用平均和優(yōu)化濾波方案等軟件技術(shù)提取并提供更精確的結(jié)果。為了減少數(shù)字微控制器或DSP的大量后處理，設(shè)計(jì)人員可以使用高性能精密ADC。這將減少數(shù)字端的優(yōu)化時(shí)間，并且還可以考慮使用成本更低的微控制器或DSP。精密ADC的應(yīng)用和市場非常廣泛：

工業(yè)儀器儀表：振動(dòng)分析、溫度/壓力/應(yīng)變/流量測量、動(dòng)態(tài)信號分析、聲學(xué)分析

醫(yī)療儀器：電生理學(xué)、血液分析、心電圖 （EKG/ECG）

國防應(yīng)用：聲納、遙測

測試和測量：音頻測試、硬件在環(huán)、電能質(zhì)量分析

ADC要處理的模擬輸入信號可以是具有電壓、電流輸出的傳感器信號，也可以是帶寬范圍為直流至幾百kHz的反饋控制環(huán)路信號。ADC數(shù)字輸出格式和速率取決于以下數(shù)字控制器所需的應(yīng)用和后處理。一般而言，信號鏈設(shè)計(jì)人員遵循奈奎斯特采樣定理，對數(shù)字控制器的ADC輸出數(shù)據(jù)速率（ODR）進(jìn)行編程，使其至少為輸入頻率的兩倍。大多數(shù)ADC都可以根據(jù)目標(biāo)信號頻帶靈活地調(diào)整輸出數(shù)據(jù)速率。

對于目前可用的ADC，在ADC與輸入信號交互之前，需要涉及多個(gè)信號調(diào)理級。具有嚴(yán)格要求的信號調(diào)理電路需要圍繞特定和單獨(dú)的ADC技術(shù)進(jìn)行設(shè)計(jì)和定制，以確保能夠?qū)崿F(xiàn)ADC數(shù)據(jù)手冊的性能。信號鏈設(shè)計(jì)人員的工作不會(huì)在選擇ADC后停止。設(shè)計(jì)和微調(diào)周圍的外圍通常需要大量的時(shí)間和精力。ADI公司以設(shè)計(jì)仿真工具和模型的形式提供高水平的技術(shù)支持，以克服大多數(shù)固有的設(shè)計(jì)挑戰(zhàn)。

新方法：利用 CTSD 架構(gòu)簡化設(shè)計(jì)之旅

CTSD架構(gòu)主要用于音頻和高速ADC，正在為精密應(yīng)用量身定制，以實(shí)現(xiàn)最高精度，同時(shí)利用其獨(dú)特的信號鏈簡化特性。這種架構(gòu)的優(yōu)點(diǎn)消除了設(shè)計(jì)外圍設(shè)備所涉及的負(fù)擔(dān)。圖2顯示了如何使用這種新解決方案簡化當(dāng)前ADC信號鏈并將其縮小68%以實(shí)現(xiàn)高通道密度的一小部分。

圖2.采用ADI公司新型易于使用的CTSD ADC的緊湊尺寸解決方案。

為了說明CTSD ADC技術(shù)為信號鏈帶來的簡化，本文重點(diǎn)介紹了一般應(yīng)用現(xiàn)有信號鏈設(shè)計(jì)所涉及的一些關(guān)鍵挑戰(zhàn)，并展示了CTSD ADC如何緩解這些挑戰(zhàn)。

因此，讓我們從現(xiàn)有信號鏈中涉及的幾個(gè)設(shè)計(jì)步驟開始，首要任務(wù)是選擇合適的ADC，以最適合目標(biāo)應(yīng)用。

第 1 步：選擇 ADC

從各種可用的ADC中進(jìn)行選擇時(shí)，重要的考慮因素是分辨率和精度、信號帶寬、ODR、信號類型和要處理的范圍。通常，在大多數(shù)應(yīng)用中，數(shù)字控制器需要其算法來處理輸入信號的幅度、相位或頻率。

為了準(zhǔn)確測量上述任何因素，數(shù)字化過程中增加的誤差需要最小化。主要誤差及其相應(yīng)的測量術(shù)語詳見表1，并在《數(shù)據(jù)轉(zhuǎn)換基本指南》中進(jìn)行了更詳細(xì)的解釋。

表1中的性能指標(biāo)與信號幅度和頻率有關(guān)，通常稱為交流性能參數(shù)。

對于直流或近直流應(yīng)用，例如處理50 Hz至60 Hz輸入信號的功率計(jì)量，必須考慮ADC誤差，如失調(diào)、增益、INL和閃爍噪聲。這些直流性能參數(shù)還需要與應(yīng)用的預(yù)期用途相關(guān)的一定程度的溫度穩(wěn)定性。

ADI提供多種業(yè)界領(lǐng)先的高性能ADC，可滿足多種應(yīng)用的系統(tǒng)要求，無論是基于精度、基于速度還是基于有限的功率預(yù)算。僅僅將一組ADC規(guī)格與另一組ADC規(guī)格進(jìn)行比較并不是選擇ADC的方法。必須考慮整體系統(tǒng)性能和設(shè)計(jì)挑戰(zhàn)，這就是選擇ADC技術(shù)或架構(gòu)的地方。傳統(tǒng)上首選的ADC架構(gòu)分為兩大類。最受歡迎的是逐次逼近寄存器（SAR）ADC，它遵循簡單的奈奎斯特定理。它指出，如果以兩倍的頻率采樣，則可以重建信號。SAR ADC 的優(yōu)勢在于出色的直流性能和小尺寸、低延遲和功耗隨 ODR 擴(kuò)展。

第二種技術(shù)選擇是離散時(shí)間Σ-Δ（DTSD）ADC，其工作原理是樣本數(shù)量越多，信息丟失越少。因此，采樣頻率遠(yuǎn)高于規(guī)定的奈奎斯特頻率，這種方案稱為過采樣。這種架構(gòu)的另一個(gè)優(yōu)點(diǎn)是，在目標(biāo)頻帶中，由于采樣而增加的誤差最小。因此，DTSD ADC具有出色的直流和交流性能，但延遲更高。

圖3顯示了SAR和DTSD ADC的典型模擬輸入帶寬，以及不同速度和分辨率的一些流行產(chǎn)品選擇。還可以參考精密快速搜索功能，以幫助您選擇ADC。

圖3.精密ADC架構(gòu)定位。

此外，現(xiàn)在還提供一類新型精密ADC。它們基于與DTSD ADC性能相當(dāng)?shù)腃TSD ADC，但它們在簡化整個(gè)信號鏈設(shè)計(jì)過程方面是獨(dú)一無二的?，F(xiàn)有信號鏈接下來幾個(gè)設(shè)計(jì)步驟中強(qiáng)調(diào)的挑戰(zhàn)可以通過這個(gè)新的ADC系列來解決。

第2步：將輸入連接至ADC

輸出由ADC處理的傳感器可能具有非常高的靈敏度。設(shè)計(jì)人員必須充分了解傳感器接口的ADC輸入結(jié)構(gòu)，以確保ADC誤差不會(huì)掩蓋或扭曲實(shí)際傳感器信號。

在傳統(tǒng)的SAR、DTSD ADC中，輸入結(jié)構(gòu)稱為開關(guān)電容采樣保持電路，如圖4所示。在每個(gè)采樣時(shí)鐘邊沿，當(dāng)采樣開關(guān)改變其ON/OFF狀態(tài)時(shí)，需要支持有限的電流需求，以將保持電容充電或放電至新的采樣輸入值。這種電流需求需要由輸入源提供，在我們的討論中，輸入源是傳感器。此外，開關(guān)本身具有一些片上寄生電容，可將一些電荷注入回源，這稱為電荷注入反沖。傳感器也需要吸收這種增加的誤差源，以避免傳感器信號損壞。

圖4.（a） 開關(guān)電容電荷注入反沖到傳感器中，以及 （b） 用輸入緩沖器隔離反沖效應(yīng)。

大多數(shù)傳感器無法提供如此大的電流，這表明它們無法直接驅(qū)動(dòng)開關(guān)電路。在另一種情況下，假設(shè)即使傳感器可以支持這些電流需求，傳感器的有限阻抗也會(huì)增加ADC輸入端的誤差。電荷注入電流是輸入的函數(shù)，該電流會(huì)導(dǎo)致傳感器阻抗兩端的輸入相關(guān)壓降。如圖4a所示，ADC的輸入出現(xiàn)錯(cuò)誤。解決這些問題的一種解決方案是在傳感器和ADC之間放置一個(gè)驅(qū)動(dòng)放大器，如圖4b所示。

現(xiàn)在我們需要為這個(gè)放大器設(shè)定標(biāo)準(zhǔn)。首先，放大器應(yīng)支持充電電流并吸收電荷注入反沖。接下來，該放大器的輸出需要在采樣邊沿的末端完全建立，以便ADC對輸入進(jìn)行采樣而不會(huì)增加誤差。這意味著放大器應(yīng)能夠提供瞬時(shí)電流階躍，對應(yīng)于具有高壓擺率，并為這些瞬態(tài)事件提供快速建立響應(yīng)，從而映射到具有高帶寬。隨著ADC采樣頻率和分辨率的提高，滿足這些要求變得至關(guān)重要。

設(shè)計(jì)人員（尤其是那些使用中等帶寬應(yīng)用的設(shè)計(jì)人員）面臨的最大挑戰(zhàn)是確定適合ADC的放大器。如前所述，ADI提供了一套仿真模型和精密ADC驅(qū)動(dòng)器工具來簡化此步驟，但對于設(shè)計(jì)人員來說，這是實(shí)現(xiàn)ADC數(shù)據(jù)手冊性能的額外設(shè)計(jì)步驟。一些新時(shí)代的SAR和DTS DADC通過使用新穎的采樣技術(shù)來完全降低瞬態(tài)電流需求，或者通過集成放大器來緩解這一挑戰(zhàn)。但這兩種解決方案都會(huì)限制信號帶寬范圍或損害ADC性能。

CTSD ADC的優(yōu)勢： CTSD ADC通過提供易于驅(qū)動(dòng)的阻性輸入而不是開關(guān)電容輸入來應(yīng)對這一挑戰(zhàn)。這表明對高帶寬、大壓擺率放大器沒有硬性要求。如果傳感器可以直接驅(qū)動(dòng)該阻性負(fù)載，則可以直接連接到CTSD ADC;否則，任何低帶寬、低噪聲放大器都可以在傳感器和CTSD ADC之間接口。

步驟3：將基準(zhǔn)電壓源連接至ADC

與基準(zhǔn)電壓源接口所涉及的挑戰(zhàn)類似于輸入接口。傳統(tǒng)ADC的基準(zhǔn)輸入也是開關(guān)電容。在每個(gè)采樣時(shí)鐘邊沿，基準(zhǔn)電壓源都需要對內(nèi)部電容充電，因此需要大開關(guān)電流和良好的建立時(shí)間。

現(xiàn)有的基準(zhǔn)電壓源IC無法支持大開關(guān)電流需求，并且?guī)捰邢?。第二個(gè)接口挑戰(zhàn)是，與ADC的噪聲相比，這些基準(zhǔn)電壓源的噪聲很大。為了濾除這種噪聲，使用了一階RC電路。一方面，我們對噪聲基準(zhǔn)電壓源進(jìn)行頻帶限制，另一方面，我們要求快速建立時(shí)間。這是要滿足的兩個(gè)相反的要求。因此，使用低噪聲緩沖器來驅(qū)動(dòng)ADC基準(zhǔn)引腳，如圖5b所示。根據(jù)ADC的采樣頻率和分辨率，決定該緩沖器的壓擺率和帶寬。

同樣，與我們的精密輸入驅(qū)動(dòng)器工具一樣，ADI公司也提供用于仿真和選擇ADC正確基準(zhǔn)電壓緩沖器的工具。與輸入類似，一些新時(shí)代的SAR和DTSD ADC也可以選擇集成基準(zhǔn)電壓緩沖器，但它們具有性能和帶寬限制。

圖5.（a） 開關(guān)電容電荷注入反沖到基準(zhǔn) IC，以及 （b） 用基準(zhǔn)緩沖器隔離反沖效應(yīng)。

CTSD ADC的優(yōu)勢： 使用CTSD ADC可以完全跳過此設(shè)計(jì)步驟，因?yàn)樗鼮轵?qū)動(dòng)電阻負(fù)載提供了一種新的簡單選項(xiàng)，不需要如此高帶寬、大壓擺率緩沖器。帶有低通濾波器的基準(zhǔn)電壓源IC可以直接連接到基準(zhǔn)引腳。

第4步：使信號鏈不受干擾

對連續(xù)信號進(jìn)行采樣和數(shù)字化會(huì)導(dǎo)致信息丟失，這稱為量化噪聲。采樣頻率和位數(shù)決定了ADC架構(gòu)的性能限制。在解決了基準(zhǔn)電壓源和輸入的性能和接口挑戰(zhàn)之后，接下來的難題是解決高頻（HF）干擾源/噪聲折疊到目標(biāo)低頻帶寬中的問題。這稱為混疊或折回。這些HF或帶外干擾源反射到目標(biāo)帶寬中的圖像會(huì)導(dǎo)致信噪比（SNR）下降。引用采樣定理，采樣頻率周圍的任何音調(diào)都會(huì)在帶內(nèi)折返，如圖6所示，這會(huì)導(dǎo)致目標(biāo)頻帶中出現(xiàn)不需要的信息或誤差。有關(guān)混疊的更多詳細(xì)信息，請參閱教程 MT-002：奈奎斯特準(zhǔn)則對抽樣數(shù)據(jù)系統(tǒng)設(shè)計(jì)的意義。

圖6.由于采樣，帶外干擾源混疊/折返到目標(biāo)頻帶。

減輕折返影響的一種解決方案是使用一種稱為抗混疊濾波器（AAF）的低通濾波器來衰減不需要的干擾源的幅度，以便當(dāng)該衰減干擾源折回帶內(nèi)時(shí)，保持所需的SNR。該低通濾波器通常集成一個(gè)驅(qū)動(dòng)放大器，如圖7所示。

圖7.使用抗混疊濾波器來減輕混疊對帶內(nèi)性能的影響。

在設(shè)計(jì)該放大器時(shí)，最大的挑戰(zhàn)是在更快的建立和低通濾波要求之間找到平衡。另一個(gè)挑戰(zhàn)是，此解決方案需要針對每個(gè)應(yīng)用程序要求進(jìn)行微調(diào)，這限制了跨各種應(yīng)用程序采用單一平臺(tái)設(shè)計(jì)。ADI提供多種抗混疊濾波器工具設(shè)計(jì)，幫助設(shè)計(jì)人員克服這一挑戰(zhàn)。

CTSD ADC的優(yōu)勢： CTSD ADC本身固有的混疊抑制特性解決了這種抗干擾性，這是CTSD ADC獨(dú)有的特性。采用該技術(shù)的 ADC 不需要 AAF。因此，我們離直接將CTSD ADC連接到傳感器又近了一步，而無需付出太多努力。

步驟5：選擇ADC時(shí)鐘頻率和輸出數(shù)據(jù)速率

接下來，我們來討論一下我們討論過的兩類傳統(tǒng)ADC的時(shí)鐘要求。DTSD是一個(gè)過采樣ADC，這意味著ADC的采樣速率高于奈奎斯特采樣率。但是，將ADC過采樣數(shù)據(jù)直接提供給外部數(shù)字控制器意味著我們使其過載，使其具有大量冗余信息。在過采樣系統(tǒng)中，內(nèi)核ADC輸出使用片內(nèi)數(shù)字濾波器進(jìn)行抽取，使最終ADC數(shù)字輸出具有較低的數(shù)據(jù)速率，通常是信號頻率的兩倍。

對于DTSD ADC，設(shè)計(jì)人員需要規(guī)劃為內(nèi)核ADC提供高頻采樣時(shí)鐘，并對所需的輸出數(shù)據(jù)速率進(jìn)行編程。ADC將在此所需ODR和ODR時(shí)鐘下提供最終數(shù)字輸出。數(shù)字控制器使用此ODR時(shí)鐘來輸入數(shù)據(jù)。

接下來，我們將討論SAR ADC的時(shí)鐘要求，該ADC通常遵循奈奎斯特定理。這里，ADC的采樣時(shí)鐘由數(shù)字控制器提供，時(shí)鐘也充當(dāng)ODR。但是，由于需要很好地控制采樣保持時(shí)序才能從ADC獲得最佳性能，因此該時(shí)鐘的時(shí)序靈活性較低，這也表明數(shù)字輸出的時(shí)序需要與這些要求保持一致。

圖8.（a） DTSD ADC 和 （b） SAR ADC 中的時(shí)鐘要求。

在了解這兩種架構(gòu)的時(shí)鐘要求時(shí)，我們發(fā)現(xiàn)ODR耦合到ADC的采樣時(shí)鐘，這是許多系統(tǒng)的限制，在這些系統(tǒng)中，ODR可能會(huì)動(dòng)態(tài)漂移或變化，或者需要調(diào)諧到模擬輸入信號頻率。

CTSD ADC的優(yōu)勢： CTSD ADC 與新型異步采樣速率轉(zhuǎn)換器 （ASRC） 耦合，后者可在任何所需的 ODR 下對內(nèi)核 ADC 數(shù)據(jù)進(jìn)行重采樣。ASRC還使設(shè)計(jì)人員能夠在任何頻率下精細(xì)地設(shè)置ODR，并超越將ODR限制為采樣頻率倍數(shù)的古老限制。ODR的頻率和時(shí)序要求現(xiàn)在純粹是數(shù)字接口的功能，與ADC采樣頻率完全解耦。該特性簡化了信號鏈設(shè)計(jì)人員的數(shù)字隔離設(shè)計(jì)。

第 6 步：與外部數(shù)字控制器接口

傳統(tǒng)上，ADC有兩種類型的數(shù)據(jù)接口模式與數(shù)字控制器通信。一個(gè)涉及ADC充當(dāng)主機(jī)，提供數(shù)字/ODR時(shí)鐘，并決定時(shí)鐘的邊沿，以便數(shù)字控制器輸入ADC數(shù)據(jù)。另一種類型是托管模式（接收器模式），其中數(shù)字控制器是主機(jī)，提供ODR時(shí)鐘，并決定ADC數(shù)據(jù)時(shí)鐘的時(shí)鐘邊沿。

從步驟5繼續(xù)，如果設(shè)計(jì)人員選擇DTSD ADC，則ADC充當(dāng)以下數(shù)字控制器的主機(jī)，因?yàn)锳DC提供ODR時(shí)鐘。如果選擇了SAR ADC，則數(shù)字控制器需要提供ODR時(shí)鐘，這意味著SAR ADC始終配置為托管外設(shè)。因此，明顯的限制是，一旦選擇了ADC架構(gòu)，數(shù)字接口就只能處于主機(jī)模式或托管模式。目前，無論采用何種ADC架構(gòu)，在選擇接口時(shí)都無法靈活選擇。

CTSD ADC的優(yōu)勢： 與CTSD ADC耦合的新型ASRC使設(shè)計(jì)人員能夠獨(dú)立配置ADC數(shù)據(jù)接口模式。這為高性能ADC可以在適合應(yīng)用數(shù)字控制器的任何模式下配置的應(yīng)用開辟了一個(gè)全新的機(jī)會(huì)，而不管ADC架構(gòu)如何。

將一切整合在一起

圖9顯示了傳統(tǒng)信號鏈的構(gòu)建模塊，其模擬前端（AFE）由ADC輸入驅(qū)動(dòng)器、混疊抑制濾波器和基準(zhǔn)電壓緩沖器組成，CTSD ADC可大幅簡化。圖10a所示為采用DTSD ADC的示例信號鏈，該信號鏈需要大量的設(shè)計(jì)工作來微調(diào)和推導(dǎo)ADC的數(shù)據(jù)手冊性能。為了簡化客戶旅程，ADI提供了參考設(shè)計(jì)，可以重復(fù)使用或重新調(diào)整這些ADC的各種應(yīng)用。

圖9.采用傳統(tǒng)精密ADC與CTSD ADC的信號鏈構(gòu)建模塊。

圖10b顯示了帶有CTSD ADC及其簡化模擬輸入前端（AFE）的信號鏈，因?yàn)槠銩DC內(nèi)核在輸入和基準(zhǔn)電壓源上沒有開關(guān)電容采樣器。開關(guān)采樣器移至ADC內(nèi)核的后期，使信號輸入和基準(zhǔn)輸入純阻性。這導(dǎo)致ADC幾乎無采樣，形成了自己的一類。此外，這類ADC的信號傳遞函數(shù)模擬抗混疊濾波器響應(yīng)，這意味著它固有地衰減噪聲干擾源。借助CTSD技術(shù)，ADC簡化為簡單的即插即用組件。

圖 10.使用（a）DTSD技術(shù)與（b）CTSD技術(shù)的信號鏈?zhǔn)纠?/strong>