多電源IC的上電時(shí)序控制你搞明白了么？

人們常常想當(dāng)然地為PCB的電路上電，殊不知這可能造成破壞以及有損或無損閂鎖狀況。這些問題可能并不突出，直到量產(chǎn)開始，器件和設(shè)計(jì)的容差接受檢驗(yàn)時(shí)才被發(fā)現(xiàn)，但為時(shí)已晚，項(xiàng)目和產(chǎn)品的時(shí)間及交貨將會(huì)受到極大影響，成本大幅攀升。為了解決這一階段中發(fā)現(xiàn)的錯(cuò)誤，將需要進(jìn)行大量修改，包括PCB布局變更、設(shè)計(jì)更改和額外的異?，F(xiàn)象等。

隨著集成電路時(shí)代的到來，許多功能模塊被集成到一個(gè)IC中，因而需要利用多個(gè)電源為這些模塊供電。這些電源的電壓有時(shí)候相同，但更多時(shí)候是不同的。市場上的片上系統(tǒng)(SoC) IC越來越多，這就產(chǎn)生了對(duì)電源進(jìn)行時(shí)序控制和管理的需求。

ADI公司的數(shù)據(jù)手冊(cè)通常會(huì)提供足夠的信息，指導(dǎo)設(shè)計(jì)工程師針對(duì)各IC設(shè)計(jì)正確的上電序列。然而，某些IC明確要求定義恰當(dāng)?shù)纳想娦蛄?。?duì)于ADI公司的許多IC，情況都是如此。在使用多個(gè)電源的IC中，如轉(zhuǎn)換器(包括模數(shù)轉(zhuǎn)換器ADC和數(shù)模轉(zhuǎn)換器DAC)、數(shù)字信號(hào)處理器(DSP)、音頻/視頻、射頻及許多其它混合信號(hào)IC中，這一要求相當(dāng)常見。本質(zhì)上，包含某種帶數(shù)字引擎的模擬輸入/輸出的IC都屬于這一類，可能需要特定的電源時(shí)序控制。這些IC可能有獨(dú)立的模擬電源和數(shù)字電源，某些甚至還有數(shù)字輸入/輸出電源，詳情請(qǐng)參閱下文討論的具體示例。

本應(yīng)用筆記討論設(shè)計(jì)工程師在新設(shè)計(jì)中必須考慮的某些更微妙的電源問題，特別是當(dāng)IC需要多個(gè)不同的電源時(shí)。目前，一些較常用的電源電壓是：+1.8V、+2.0V、+2.5V、+3.3V、+5V、?5V、+12V和?12V。

PULSAR ADC示例——絕對(duì)最大額定值

ADI公司的所有數(shù)據(jù)手冊(cè)都含有“絕對(duì)最大額定值”(AMR)部分，它說明為避免造成破壞，對(duì)引腳或器件可以施加的最大電壓、電流或溫度。

AD7654PulSAR 16位ADC是采用三個(gè)(或更多)獨(dú)立電源的混合信號(hào)ADC的范例。這些ADC需要數(shù)字電源(DVDD)、模擬電源(AVDD)和數(shù)字輸入/輸出電源(OVDD)。它們是ADC，用于將模擬信號(hào)轉(zhuǎn)換成數(shù)字代碼，因此需要一個(gè)模擬內(nèi)核來處理傳入的模擬輸入。數(shù)字內(nèi)核負(fù)責(zé)處理位判斷過程和控制邏輯。I/O內(nèi)核用于設(shè)置數(shù)字輸出的電平，以便與主機(jī)邏輯接口(電平轉(zhuǎn)換)。ADC的電源規(guī)格可以在相應(yīng)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分找到。表1摘自AD7654 (Rev. B)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分。

表1. AD7654的絕對(duì)最大額定值(Rev. B)

注意，表1中所有三個(gè)電源的范圍都是?0.3V至+7V。相對(duì)于DVDD和OVDD，AVDD的范圍是+7V至?7V，這就確認(rèn)了AVDD和DVDD無論哪一個(gè)先上電都是可行的。此外，AVDD和OVDD無論哪一個(gè)先上電也是可行的。然而，DVDD與OVDD之間存在限制。技術(shù)規(guī)格規(guī)定，OVDD最多只能比DVDD高0.3V，因此DVDD必須在OVDD之前或與之同時(shí)上電。如果OVDD先上電(假設(shè)5V)，則DVDD在上電時(shí)比OVDD低5V，這不符合“絕對(duì)最大額定值”要求，可能會(huì)損壞器件。

模擬輸入INAx、INBx、REFx、INxN和REFGND的限制是：這些輸入不得超過AVDD +0.3V或AGND ?0.3V。這說明，如果模擬信號(hào)或基準(zhǔn)電壓源先于AVDD存在，則模擬內(nèi)核很可能會(huì)上電到閂鎖狀態(tài)。這通常是一種無損狀況，但流經(jīng)AVDD的電流很容易逐步升至標(biāo)稱電流的10倍，導(dǎo)致ADC變得相當(dāng)熱。這種情況下，內(nèi)部靜電放電(ESD)二極管變?yōu)檎M(jìn)而使模擬電源上電。為解決這個(gè)問題，輸入和/或基準(zhǔn)電壓源在ADC上電時(shí)應(yīng)處于未上電或未連接狀態(tài)。

同樣，數(shù)字輸入電壓范圍為?0.3V至DVDD +0.3V。這說明，數(shù)字輸入必須小于DVDD +0.3V。因此，在上電時(shí)，DVDD必須先于微處理器/邏輯接口電路或與之同時(shí)上電。與上述模擬內(nèi)核情況相似，這些引腳上的ESD二極管也可能變?yōu)檎?，使?shù)字內(nèi)核上電到未知狀態(tài)。

AD7621、AD7622、AD7623、AD7641和AD7643等PulSAR ADC速度更快，是該系列的新型器件，采用更低的2.5V電源(AD7654則采用5V電源)。AD7621和AD7623具有明確規(guī)定的上電序列。表2摘自AD7621 (Rev.0)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分。

表2. AD7621的絕對(duì)最大額定值(Rev. 0)

同樣，OVDD與DVDD之間存在限制?！敖^對(duì)最大額定值”規(guī)定：OVDD必須小于或等于DVDD+0.3V，而DVDD則必須小于2.3V。一旦DVDD在上電期間達(dá)到2.3V，該限制便不再適用。如果不遵守該限制，AD7621(和AD7623)可能會(huì)受損(見圖1)。

圖1. 可能的上電/關(guān)斷序列—AD7621 (Rev. 0)

因此，一般上電序列可能是這樣的：AVDD、DVDD、OVDD、VREF。但是，每個(gè)應(yīng)用都不一樣，需要具體分析。注意，器件關(guān)斷與器件上電同樣重要，切記遵守同樣的規(guī)格要求。圖1所示為AD7621的典型上電/關(guān)斷序列。

對(duì)于這些ADC，模擬輸入和基準(zhǔn)電壓源的情況與上文所述相同。對(duì)任何模擬輸入引腳施加電壓都可能導(dǎo)致ESD二極管變?yōu)檎?，從而使模擬內(nèi)核上電到未知狀態(tài)。

這些ADC的數(shù)字輸入和輸出略有不同，因?yàn)檫@些器件應(yīng)支持5 V數(shù)字輸入。這些ADC是AD7654的速度升級(jí)版本，數(shù)字輸入和輸出均與OVDD電源相關(guān)，因?yàn)樗苤С指叩?.3V電壓。注意：數(shù)字輸入限制為5.5V，而AD7654則為DVDD+0.3V。

Σ-Δ型ADC示例

AD7794 Σ-Δ型24位ADC是另一個(gè)很好的例子。表3摘自AD7794 (Rev. D)數(shù)據(jù)手冊(cè)的“絕對(duì)最大額定值”部分。

表3. AD7794的絕對(duì)最大額定值(Rev. D)

該ADC的問題與基準(zhǔn)電壓有關(guān)，它必須小于AVDD + 0.3 V。因此，AVDD必須先于基準(zhǔn)電壓或與之同時(shí)上電。

電源時(shí)序控制器

ADI公司提供許多電源時(shí)序控制器件。一般而言，其工作原理是：當(dāng)?shù)谝粋€(gè)調(diào)節(jié)器的輸出電壓達(dá)到預(yù)設(shè)閾值時(shí)，就會(huì)開始一段時(shí)間延遲，延遲結(jié)束后才會(huì)使能后續(xù)調(diào)節(jié)器上電。關(guān)斷期間的程序與此相似。時(shí)序控制器也可以用于控制電源良好信號(hào)等邏輯信號(hào)的時(shí)序，例如：對(duì)器件或微處理器施加一個(gè)復(fù)位信號(hào)，或者簡單地指示所有電源均有效。

審核編輯：湯梓紅