仿真Xilinx網(wǎng)表

Xilinx-vivado的網(wǎng)表形式有edf和dcp兩個(gè)方式，兩個(gè)方式各有不同。對(duì)于仿真來(lái)說(shuō)，兩者均需轉(zhuǎn)換為verilog的形式進(jìn)行仿真，只是使用的命令不同。

轉(zhuǎn)換為仿真文件的命令

對(duì)于dcp文件可以在tcl中使用open_checkpoint命令或者從gui界面中選擇file->open checkpoint打開(kāi)dcp文件，之后使用wirte_verilg命令就可以生成對(duì)應(yīng)的Verilog文件。

對(duì)于edf文件，gui界面中沒(méi)有對(duì)應(yīng)的選項(xiàng)，只有使用tcl命令。read_edif用于讀取edf文件，之后輸入link_desing -top xxx(xxx表示頂層名稱，不要加后綴)，最后再使用write_verilog命令就可以對(duì)應(yīng)生成Verilog文件。

仿真工具的支持情況

通過(guò)該以上兩種方式生成的Verilog文件均可以在vivado中進(jìn)行仿真。但是，dcp生成的verilog文件可以在modelsim中進(jìn)行仿真，而edf生成的Verilog文件不能在modelsim、VCS等其他廠商的工具中進(jìn)行仿真。edf生成的Verilog文件不能在modelsim、VCS等廠商仿真的原因在于該Verilog中只包含了xilinx對(duì)應(yīng)的秘鑰，而不包含其他廠商的秘鑰，具體可以詳見(jiàn)每一個(gè)生成文件末尾亂碼的起始位置。只要有對(duì)應(yīng)廠商的名字，就可以在對(duì)應(yīng)的工具中進(jìn)行仿真。

dcp生成的Verilog文件能夠仿真的原因在于dcp格式只是一種文件打包的形式，轉(zhuǎn)換為Verilog形式之后就相當(dāng)于恢復(fù)了原來(lái)的文件源碼，而源碼文件一般情況下都可以在各個(gè)廠商的仿真工具中進(jìn)行仿真，除非源碼本身就包含固定的加密文件。

對(duì)于xilinx-ise的ngc格式的網(wǎng)表文件，使用netgen命令就可以生成對(duì)應(yīng)的verilog形式的仿真文件。

PS：edif 和 dcp的區(qū)別：封裝成 edif 文件時(shí)，不能將 Xilinx ip 核封裝在文件中，而 dcp 可以;例化時(shí)，edif 是網(wǎng)表文件，例化時(shí)需要增加同名的 hdl 文件，dcp 文件其實(shí)是一個(gè)壓縮文件，例化時(shí)只需使用 dcp 文件即可

審核編輯：湯梓紅