用于優(yōu)化 ESD RF 前端設(shè)計(jì)的 SEED 方法（第 3 部分，共 3 部分）

第1部分介紹了 ESD 的基本概念及其與系統(tǒng)設(shè)計(jì)的關(guān)系。

第2部分為 ESD 系統(tǒng)設(shè)計(jì)提供了戰(zhàn)略指導(dǎo)，介紹了用于板載 ESD 保護(hù)的工具和組件。

第3部分（本篇博文）將介紹系統(tǒng)高效 ESD 設(shè)計(jì) (SEED) 建模技術(shù)和 RF 前端 (RFFE) 設(shè)計(jì)的考慮因素。

綜合各種因素

通常，系統(tǒng)設(shè)計(jì)人員使用反復(fù)試驗(yàn)的方法來(lái)添加 ESD 保護(hù)。那是否存在負(fù)面影響呢？?jī)H使用組件級(jí) ESD 規(guī)范不足以實(shí)現(xiàn)穩(wěn)健的系統(tǒng)設(shè)計(jì)。我們的目標(biāo)是預(yù)測(cè)最終手機(jī)設(shè)計(jì)的 ESD 性能，以創(chuàng)建一個(gè)提供 ESD 保護(hù)的萬(wàn)無(wú)一失、一次性過(guò)關(guān)的系統(tǒng)設(shè)計(jì)。

最佳方法之一是使用模型來(lái)仿真IEC 61000-4-2接觸放電脈沖，這樣您就可以在確定 ESD 性能之后才投入時(shí)間和成本，用于實(shí)際的原型設(shè)計(jì)。

為此，我們采用系統(tǒng)高效ESD設(shè)計(jì)(SEED)方法。如果您有興趣了解有關(guān) SEED 的更詳細(xì)信息，可以進(jìn)一步閱讀 ESD 工業(yè)委員會(huì)白皮書(shū)系統(tǒng)級(jí)ESD第1部分：常見(jiàn)誤區(qū)及推薦的基本方法。

SEED 是一種板載和片上ESD保護(hù)的協(xié)同設(shè)計(jì)方法，它有助于分析和實(shí)現(xiàn)系統(tǒng)級(jí) ESD 穩(wěn)健性能。該方法要求對(duì) ESD 應(yīng)力事件期間的外部 ESD 脈沖之間的相互作用、完整的系統(tǒng)級(jí)板設(shè)計(jì)以及設(shè)備引腳特性有一個(gè)全面的了解。.

板載保護(hù)與片上保護(hù)
有關(guān)一級(jí)和二級(jí) ESD 保護(hù)的細(xì)分以及 RFFE 保護(hù)的戰(zhàn)略，請(qǐng)參閱本博文系列第2部分。

SEED 建模和仿真的主要步驟

SEED 方法需要對(duì)系統(tǒng)的各種組件和軌跡進(jìn)行建模和仿真?？傮w來(lái)說(shuō)，使用 SEED 方法的建模和仿真步驟包括：

第 1 步：收集系統(tǒng)信息，例如：

PC 板 Gerber 文件，包括 PC 板材料規(guī)格（堆疊文件、傳輸線規(guī)格等）

瞬態(tài)電壓抑制器(TVS)、電感和電容的器件型號(hào)（S?參數(shù)、I-V 特性、ESD 額定值、IV-TLP 特性等）

RF 前端模塊 I/O 引腳的片上 ESD 保護(hù)模型（IV-TLP 測(cè)量、S?參數(shù)、ESD 額定值等）

第 2 步：運(yùn)行瞬態(tài)和 RF 仿真，對(duì) ESD 保護(hù)器件在系統(tǒng)級(jí) ESD 應(yīng)力和正常工作期間的行為進(jìn)行建模。

建模和仿真工具
當(dāng)今的 RF 工程師使用多種設(shè)計(jì)工具。僅舉幾個(gè)例子，包括：

Keysight Technologies高級(jí)設(shè)計(jì)系統(tǒng)(ADS)

National InstrumentsAWR設(shè)計(jì)環(huán)境–Microwave Office

SPICE仿真軟件

這些工具均適用于您的 ESD SEED 仿真。

具體步驟：如何進(jìn)行 SEED 仿真

讓我們通過(guò)一個(gè)簡(jiǎn)單的示例來(lái)說(shuō)明如何使用 SEED 方法來(lái)設(shè)計(jì) ESD 保護(hù)。

首先，您需要確定系統(tǒng)中所需的隔離阻抗，以確保 IC 引腳的峰值 ESD 電流和電壓在片上（次級(jí)鉗位）保護(hù)能力的范圍內(nèi)。這通過(guò)利用 IEC 應(yīng)力模型和板載 TVS 組件的傳輸線脈沖(TLP)數(shù)據(jù)（初級(jí)鉗位）和 IC 接口引腳（次級(jí)鉗位）創(chuàng)建仿真來(lái)完成。

最終，您的目標(biāo)是確認(rèn)實(shí)現(xiàn)系統(tǒng) ESD 保護(hù)所需的組件。為此，需完成以下步驟：

創(chuàng)建 ESD 脈沖。

加載 Gerber 文件。

將所有其他組件加載到建模軟件中。

運(yùn)行仿真以確定 RFFE 引腳處的 IEC 應(yīng)力水平。

確定實(shí)現(xiàn)板載 ESD 保護(hù)所需的組件。

將組件添加到模型中。

重新運(yùn)行仿真以驗(yàn)證添加的組件是否有效。

通過(guò) ESD 測(cè)試后，進(jìn)行最終的 PC 板布局。

讓我們對(duì)每一步進(jìn)行詳細(xì)闡述。

第 1 步：使用 IEC61000-4-2 規(guī)范值來(lái)創(chuàng)建 ESD 脈沖

將如下所示的RLC（電阻-電感-電容）電路的模型原理圖加載到仿真工具中，并驗(yàn)證是否得到如下所示的波形。該模型將仿真 ESD 脈沖。請(qǐng)注意，某些值可能需要調(diào)整才能獲得精確的波形。

第 2 步：加載 Gerber 文件

接下來(lái)，使用 3D Gerber 布局文件來(lái)評(píng)估 PC 板的走線。將這些文件放入建模軟件中。對(duì)布局軌跡進(jìn)行建模，例如微帶線的尺寸。

第 3 步：將所有其他組件加載到建模軟件中

這些組件包括：

TLP I/O 器件引腳數(shù)據(jù)

匹配組件

傳輸線組件

第 4 步：運(yùn)行仿真

加載完所有組件后，您希望查看結(jié)果如何。此時(shí)，您要確定 RFFE 引腳的 IEC 應(yīng)力水平。如果該水平值超出內(nèi)部 IC 保護(hù)的能力，那么您將需要添加板載 ESD 保護(hù)，例如隔直電容、TVS 二極管等。

第 5 步：確定實(shí)現(xiàn)板載 ESD 保護(hù)所需的組件

我們?cè)诒鞠盗胁┪牡牡?2 部分中介紹了ESD保護(hù)的不同組件和戰(zhàn)略。比較可用的各個(gè)保護(hù)組件，以確定最適合您設(shè)計(jì)的組件。

例如，假設(shè)仿真顯示您的系統(tǒng)需要額外的板載保護(hù)。下圖顯示了通過(guò)比較 TLP 模型的數(shù)據(jù)查看的幾個(gè)組件。橙色線是采用 Qorvo RFFE 模塊端口的 TLP 模型。其他三個(gè) TLP 模型是正在評(píng)估的 TVS 組件。根據(jù)以下 TLP 數(shù)據(jù)，組件 1 和組件 2 是兩個(gè)最佳選擇。它們都符合我們的系統(tǒng)要求；然而，進(jìn)一步分析了位移回跳區(qū)域后，我們選擇組件 1，因?yàn)樗挠|發(fā)電壓更低。觸發(fā)電壓更低意味著 TVS 不太可能通過(guò)削弱系統(tǒng)信號(hào)性能影響我們的設(shè)計(jì)。

我們選擇了 TVS 組件后，將其放置在正確的板載位置也非常重要。如下圖所示，將 TVS 移近 ESD 入口點(diǎn)可以最大限度地降低 ESD 能量。PC 板的走線可根據(jù) TVS 位置增加和減少第一個(gè)峰值電流的幅度。

第 6 步：將組件添加到模型中

一旦選擇了 ESD 保護(hù)元件（在我們的示例中為 TVS 二極管），您需要將它們添加到仿真中，如下所示。

第 7 步：重新運(yùn)行仿真以驗(yàn)證添加的板載 ESD 組件是否有效

現(xiàn)在所有數(shù)據(jù)都加載到您的仿真中，您可以運(yùn)行瞬態(tài)模擬，分析 RF 路徑的電流/電壓曲線，并調(diào)整內(nèi)部引腳（例如模塊引腳）上的最小殘留值以及系統(tǒng)性能。

注意：緊湊型仿真器支持使用 S 參數(shù)數(shù)據(jù)進(jìn)行瞬態(tài)模擬。S 參數(shù)數(shù)據(jù)也可以在需要時(shí)轉(zhuǎn)換為集總模型。

最終目標(biāo)是您的系統(tǒng)設(shè)計(jì)能通過(guò) IEC 應(yīng)力測(cè)試。不同的應(yīng)用將需要不同的組件或戰(zhàn)略，而在設(shè)計(jì)階段初期對(duì)它們進(jìn)行建模將有助于提高通過(guò) IEC 認(rèn)證的可能性。

第 8 步：進(jìn)行最終的 PC 板布局

一旦您的設(shè)計(jì)通過(guò)了仿真，您就可以進(jìn)行最終的系統(tǒng) PC 板布局。使用 SEED 的不同之處在于，您直到完成板載 ESD 保護(hù)仿真與建模之后才進(jìn)行系統(tǒng) PC 板布局——而不是在設(shè)計(jì)階段的初期。

使用 SEED 提高通過(guò) ESD 認(rèn)證的可能性

SEED 能夠更好地理解系統(tǒng)性能和 IC ESD 設(shè)計(jì)功能。IV-TLP 曲線提供有關(guān)片上、模塊內(nèi)和板載 ESD 功能的所需信息。將瞬態(tài)模擬添加到曲線圖上，即可評(píng)估片上和板載 ESD 保護(hù)器件的整體行為，以及它們?cè)谙到y(tǒng)級(jí) ESD 應(yīng)力下的協(xié)同表現(xiàn)。這樣，從硬件開(kāi)發(fā)的初始階段就能夠放心地構(gòu)建最佳協(xié)同設(shè)計(jì)——最終可提高效率并降低總體設(shè)計(jì)成本。

審核編輯黃昊宇