高速PCB并行總線和串行總線

作為一名PCB設(shè)計工程師，具備一些高速方面的知識是非常有必要的，甚至說是必須的。就信號來說，高速信號通常見于各種并行總線與串行總線，只有知道了什么是總線，才能知道它跑多快，才能開始進(jìn)行布線。

總線

總線是兩個或兩個以上設(shè)備通訊的共享物理通路，是信號線的集合，是多個部件間的公共連線，用于在各個部件間傳輸信息。接照工作模式不同，總線可以分為兩種類型：一種是并行總線，一種是串行總線。

01并行總線

同一時刻可以傳輸多位數(shù)據(jù)，好比是一條允許多輛車并排開的寬敞道路，而且它還有雙向單向之分。

02串行總線

在同一時刻只能傳輸一個數(shù)據(jù)，好比只容許一輛車行走的狹窄道路，數(shù)據(jù)必須一個接一個傳輸、看起來仿佛一個長長的數(shù)據(jù)串，故稱為“串行”。

并行傳輸最好的例子就是存儲芯片DDR，它是有一組數(shù)據(jù)線D0—D7，加DQS，DQM，這一組線是一起傳輸?shù)?，無論哪位產(chǎn)生錯誤，數(shù)據(jù)都不會正確的傳送過去，只有重新傳輸。所以數(shù)據(jù)線每根線要等長，必須得繞幾下才行。

串行數(shù)據(jù)就不一樣，數(shù)據(jù)是一位一位的傳，位與位之間是沒有聯(lián)系的。不會因為這位有錯誤，使下一位不能傳輸。并行數(shù)據(jù)是一組數(shù)據(jù)其中一位不對，整組數(shù)據(jù)都不行。

布線要求

01并行總線的布線要求

（1）建議總線優(yōu)選內(nèi)層布線，盡量增大與其它布線的間距。

（2）除特殊要求外，單線設(shè)計阻抗保證50歐，差分設(shè)計阻抗保證100歐。

（3）建議同一組總線保持布線基本等長，與時鐘線遵循一定的時序關(guān)系，參照時序分析強(qiáng)果控制布線長度。

（4）建議盡可能的靠近本組總線的I/O電源或GND參考平面，保證參考平面的完整性。

（5）上升時間小于1ns的總線，要求有完整參考平面，不得跨分割。

（6）建議低位地址總線參照時鐘布線要求。

（7）蛇形繞線線的間距不得小于3倍線寬。

02高速串行總線的布線要求

頻率高于100Mbps的串行總線，在布線設(shè)計中除遵循并行總線通用的串?dāng)_控制、布線規(guī)則之外，還需額外考慮一些要求：

（1）高速串行總線需要考慮布線的損耗，確定線寬線長。

（2）建議一般情況下線寬不小于5mil，布線盡量短。

（3）高速串行總線除Fanout過孔外，盡量不要打孔換層。

（4）串行總線所涉及的插件管腳，速率達(dá)3.125Gbps以上時，應(yīng)優(yōu)化反焊盤以減少阻抗不連續(xù)帶來的不射影響。

（5）建議高速串行總線布線換層時，選擇使用過孔Stub最小的布線層，對于到連接器的信號，在布線空間有限時，過孔Stub短的布線層，優(yōu)先分配給發(fā)送端。

（6）建議速率達(dá)3.125Gbps或以上時，信號過孔旁打地孔，AC藕合電容也要對反焊盤特殊處理。

（7）如果高速信號過孔采用背鉆處理，需要考慮電源地平面通流能力變小，以及通流瓶頸變窄后的濾波環(huán)路電感增大帶來的影響。

（8）高速信號避開平面層的分割線，信號線邊緣與分割線邊緣空間水平間距保證3W。

（9）收發(fā)兩個方向的高速信號，不能交叉在一起走線。

審核編輯：湯梓紅