了解ANSI/ESDA/JEDEC JS-002 CDM 測(cè)試標(biāo)準(zhǔn)

作者：Alan Righter, Brett Carn, and The EOS/ESD Association

帶電器件模型 （CDM） ESD 被認(rèn)為是表示 ESD 充電和快速放電的主要實(shí)際 ESD 模型，也是當(dāng)今集成電路 （IC） 制造和組裝中使用的自動(dòng)化處理設(shè)備中可能發(fā)生的情況的最佳表示。眾所周知，到目前為止，在制造環(huán)境中處理器件期間，IC受到ESD損壞的最大原因是帶電器件事件。

充電設(shè)備型號(hào)路線圖

隨著IC對(duì)更高速IO的需求不斷增加，以及將更多功能集成到單個(gè)封裝中的需求推動(dòng)了更大的封裝尺寸，努力保持JEP157中討論的推薦目標(biāo)CDM水平2, 3將是一個(gè)挑戰(zhàn)。還應(yīng)該注意的是，雖然技術(shù)縮放可能不會(huì)對(duì)目標(biāo)水平（至少低至14 nm）產(chǎn)生直接影響，但在這些先進(jìn)技術(shù)中引入改進(jìn)的晶體管性能也可以實(shí)現(xiàn)更高的IO性能（傳輸速率），這也會(huì)使IO設(shè)計(jì)人員難以實(shí)現(xiàn)當(dāng)前的目標(biāo)水平。由于不同測(cè)試儀之間的充電電阻不一致，請(qǐng)查看已發(fā)布的ESD協(xié)會(huì)（ESDA）到2020年的路線圖4表明清潔發(fā)展機(jī)制目標(biāo)水平需要再次降低，如圖1所示。

圖1.帶電設(shè)備型號(hào)靈敏度限制了 2010 年及以后的預(yù)測(cè)（版權(quán)所有 ?2016 EOS/ESD 協(xié)會(huì)公司）。

雖然快速瀏覽圖1不會(huì)表明清潔發(fā)展機(jī)制目標(biāo)水平的范圍發(fā)生重大變化，但進(jìn)一步查看ESDA提供的數(shù)據(jù)和圖2所示的數(shù)據(jù)表明，預(yù)計(jì)清潔發(fā)展機(jī)制ESD目標(biāo)水平的分布將發(fā)生重大變化。

圖2.前瞻性帶電設(shè)備型號(hào)靈敏度分布組（版權(quán)所有 ?2016 EOS/ESD 協(xié)會(huì)）。

為什么討論此更改很重要？它指出需要一種一致的方式來測(cè)試整個(gè)電子行業(yè)的CDM，而不會(huì)因擁有多個(gè)測(cè)試標(biāo)準(zhǔn)而產(chǎn)生一些不一致的情況?，F(xiàn)在比以往任何時(shí)候都更重要的是確保制造業(yè)為ESDA討論的CDM路線圖做好充分準(zhǔn)備。該準(zhǔn)備工作的一個(gè)關(guān)鍵部分是確保制造部門從每個(gè)半導(dǎo)體制造商那里獲得有關(guān)其器件CDM魯棒性水平的一致數(shù)據(jù)。對(duì)統(tǒng)一的清潔發(fā)展機(jī)制標(biāo)準(zhǔn)的需求從未如此強(qiáng)烈。再加上持續(xù)的技術(shù)進(jìn)步，也可能推動(dòng)更高的 IO 性能。這種對(duì)更高IO性能的需求（以及對(duì)減小引腳電容的需求）可能使IC設(shè)計(jì)人員除了降低目標(biāo)電平之外別無選擇，這反過來又需要更精確的測(cè)量（在ANSI/ESDA/JEDEC JS-002中解決）。

新的聯(lián)合標(biāo)準(zhǔn)

在ANSI/ESDA/JEDEC JS-002之前，有四個(gè)現(xiàn)有標(biāo)準(zhǔn)：傳統(tǒng)的JEDEC （JESD22-C101），5ESDA S5.3.1，6AEC Q100-011，7和 EIAJ ED-4701/300-2 標(biāo)準(zhǔn)。8ANSI/ESDA/JEDEC JS-002（帶電設(shè)備型號(hào)，設(shè)備級(jí)別）9這是將這四個(gè)現(xiàn)有標(biāo)準(zhǔn)統(tǒng)一為單一標(biāo)準(zhǔn)的主要推動(dòng)力。雖然所有這些方法都能產(chǎn)生有價(jià)值的信息，但多個(gè)標(biāo)準(zhǔn)的存在對(duì)行業(yè)沒有好處。不同的方法通常會(huì)產(chǎn)生不同的通過水平，并且多個(gè)標(biāo)準(zhǔn)的存在要求制造商支持多種測(cè)試方法，而不會(huì)增加有意義的信息。因此，至關(guān)重要的是，眾所周知，IC的帶電器件抗擾度的單一測(cè)量水平是眾所周知的，以確保CDM ESD設(shè)計(jì)策略得到正確實(shí)施，并且IC的帶電器件抗擾度與將要暴露的制造環(huán)境中的ESD控制水平相匹配。

JS-002由ESDA和JEDEC CDM聯(lián)合工作組（JWG）于2009年聯(lián)合開發(fā)，以解決這一問題。此外，聯(lián)合工作組希望根據(jù)自引入FICDM以來的經(jīng)驗(yàn)教訓(xùn)，對(duì)現(xiàn)場(chǎng)誘導(dǎo)清潔發(fā)展機(jī)制（FICDM）方法進(jìn)行技術(shù)改進(jìn)。10最后，JWG 希望盡量減少對(duì)電子行業(yè)的干擾。為了減少行業(yè)中斷，工作組決定，聯(lián)合標(biāo)準(zhǔn)不應(yīng)要求購(gòu)買全新的現(xiàn)場(chǎng)感應(yīng)CDM測(cè)試儀，并且通過/失敗級(jí)別應(yīng)盡可能接近JEDEC CDM標(biāo)準(zhǔn)。由于JEDEC標(biāo)準(zhǔn)是使用最廣泛的CDM標(biāo)準(zhǔn)，這使得JS-002與當(dāng)前制造業(yè)對(duì)CDM的理解保持一致。

雖然JEDEC和ESDA測(cè)試方法非常相似，但這兩個(gè)標(biāo)準(zhǔn)之間存在許多需要解決的差異。JS-002還試圖解決一些技術(shù)問題。下面列出了一些最重要的問題。

標(biāo)準(zhǔn)之間的差異

場(chǎng)板介電厚度

用于驗(yàn)證系統(tǒng)的驗(yàn)證模塊

示波器帶寬要求

波形校驗(yàn)參數(shù)

標(biāo)準(zhǔn)的技術(shù)問題

測(cè)量帶寬要求對(duì)于 CDM 來說太慢

JEDEC 標(biāo)準(zhǔn)中的脈沖寬度是人為寬的

波形和設(shè)備幾何形狀要求迫使隱藏電壓調(diào)整

為了解決目標(biāo)并協(xié)調(diào)，進(jìn)行了以下硬件和測(cè)量選擇。在五年的文件創(chuàng)建過程中，為作出這些決定進(jìn)行了廣泛的衡量。

硬件選擇

使用JEDEC介電厚度

使用JEDEC硬幣進(jìn)行波形驗(yàn)證

禁止在放電路徑中使用鐵氧體

測(cè)量選擇

需要 6 GHz 最低帶寬示波器進(jìn)行系統(tǒng)驗(yàn)證/驗(yàn)收

允許使用 1 GHz 示波器進(jìn)行常規(guī)系統(tǒng)驗(yàn)證

最大限度地減少數(shù)據(jù)中斷并討論隱藏的電壓調(diào)整

使目標(biāo)峰值電流與現(xiàn)有 JEDEC 標(biāo)準(zhǔn)保持一致

指定與JEDEC應(yīng)力水平匹配的測(cè)試條件;對(duì)于 JS-002 測(cè)試結(jié)果，我們指的是測(cè)試條件 （TC），對(duì)于 JEDEC 和 AEC，我們指的是伏特

針對(duì) JS-002 調(diào)整了場(chǎng)板電壓，以提供符合傳統(tǒng) JEDEC 峰值電流要求的正確峰值電流

確保大包裝充滿電

為了確保大包裹的完全充電，引入了一個(gè)新程序

以下各節(jié)將介紹這些改進(jìn)。

JS-002 硬件選擇

JS-002 CDM硬件平臺(tái)代表了ESDA S5.3.1探頭組件或測(cè)試頭放電探頭和JEDEC JESD22-C101驗(yàn)證模塊和場(chǎng)板電介質(zhì)的組合。圖 3 顯示了此硬件比較。ESDA探頭組件設(shè)計(jì)為放電路徑中沒有特定的鐵氧體。FICDM測(cè)試儀制造商發(fā)現(xiàn)，鐵氧體是必要的，因此添加鐵氧體是為了增加半峰全寬（FWHH）規(guī)定的最小值500 ps，并將Ip2（第二波形峰值）降低到第一峰Ip1的50%以下，以滿足傳統(tǒng)的JEDEC要求。JS-002去除該鐵氧體以消除放電中的限制因素，從而產(chǎn)生更精確的放電波形，從而消除使用高帶寬示波器在Ip1處看到的振鈴。

圖3.JEDEC 和 JS-002 平臺(tái)硬件原理圖。

圖 4 顯示了 ESDA 和 JEDEC CDM 標(biāo)準(zhǔn)驗(yàn)證模塊的差異。ESDA 標(biāo)準(zhǔn)提供了兩種介電厚度選項(xiàng)的選項(xiàng)，可與其驗(yàn)證模塊結(jié)合使用（第二個(gè)選項(xiàng)是在其模塊和場(chǎng)板之間附加（高達(dá) 130 μm）塑料薄膜，用于測(cè)試帶有金屬封裝蓋的設(shè)備）。JEDEC 驗(yàn)證模塊/FR4 電介質(zhì)代表一個(gè)小型/大型驗(yàn)證模塊和電介質(zhì)選項(xiàng)，由更大的 JEDEC 標(biāo)準(zhǔn)用戶社區(qū)支持。

圖4.ESDA 和 JEDEC 驗(yàn)證模塊比較。JS-002 使用 JEDEC 模塊。

JS-002 測(cè)量選擇

在JS-002標(biāo)準(zhǔn)制定的數(shù)據(jù)收集階段，CDM JWG發(fā)現(xiàn)需要更高帶寬的示波器來準(zhǔn)確測(cè)量CDM波形。1 GHz帶寬示波器無法捕獲真正的第一個(gè)峰值。圖 5 和圖 6 對(duì)此進(jìn)行了說明。

圖5.大型 JEDEC 驗(yàn)證模塊在 500 V JEDEC 與 1 GHz 時(shí).JS-002 TC500 的 CDM 波形。

圖6.大型 JEDEC 驗(yàn)證模塊在 500 V JEDEC 與 6 GHz 時(shí).JS-002 TC500 的 CDM 波形。

常規(guī)波形檢查，例如每日或每周檢查，仍然可以使用 1 GHz 帶寬示波器完成。然而，跨實(shí)驗(yàn)室測(cè)試站點(diǎn)的分析表明，高帶寬示波器提供了更好的站點(diǎn)間相關(guān)性。11建議使用高帶寬示波器進(jìn)行例行檢查和季度檢查。年度驗(yàn)證或測(cè)試儀硬件更改或維修后的驗(yàn)證需要高帶寬示波器。

測(cè)試儀 CDM 電壓設(shè)置

CDM JWG還發(fā)現(xiàn)，在測(cè)試儀平臺(tái)上，實(shí)際板電壓設(shè)置需要發(fā)生顯著變化（例如，在特定電壓設(shè)置下為100 V或更高），才能獲得先前ESDA和JEDEC標(biāo)準(zhǔn)中的標(biāo)準(zhǔn)測(cè)試波形合規(guī)性。這在任何標(biāo)準(zhǔn)中都沒有描述。JS-002在確定將第一個(gè)峰值電流（以及由測(cè)試條件表示的電壓）調(diào)整到JEDEC峰值電流水平所需的失調(diào)或因子方面是獨(dú)一無二的。JS-002的附錄G對(duì)此進(jìn)行了詳細(xì)說明。表 1 顯示了包含此功能的驗(yàn)證數(shù)據(jù)示例。

確保超大型設(shè)備在設(shè)定的測(cè)試條件下充滿電

在JS-002開發(fā)的數(shù)據(jù)收集階段，發(fā)現(xiàn)了另一個(gè)與測(cè)試儀相關(guān)的問題，即一些測(cè)試系統(tǒng)在放電前沒有將大型驗(yàn)證模塊或設(shè)備完全充電至其設(shè)定電壓。研究發(fā)現(xiàn)，高值場(chǎng)板充電電阻（充電電源和場(chǎng)板之間的串聯(lián)電阻）在測(cè)試系統(tǒng)之間不一致，影響了全板電壓充電所需的延遲時(shí)間。因此，測(cè)試儀的第一峰值放電電流可能會(huì)有所不同，從而影響CDM的通過/失敗分類，特別是對(duì)于大型器件。

因此，編寫了信息性附錄H（“確定大型模塊或設(shè)備完全充電的適當(dāng)充電延遲”）來描述確定設(shè)備完全充電所需延遲時(shí)間的程序。當(dāng)發(fā)現(xiàn)峰值電流飽和點(diǎn)（其中Ip達(dá)到與較長(zhǎng)的衰減時(shí)間設(shè)置無關(guān)的基本恒定值）時(shí)，達(dá)到適當(dāng)?shù)某潆娧舆t時(shí)間，如圖7所示。確定此延遲時(shí)間可確保非常大的器件在放電前充滿電至設(shè)定的測(cè)試條件。

圖7.峰值電流與充電時(shí)間延遲的關(guān)系圖示例，顯示飽和點(diǎn)/充電時(shí)間延遲。9

JS-002在電子行業(yè)的逐步實(shí)施

JS-002標(biāo)準(zhǔn)取代并淘汰了ESDA S5.3.1 CDM標(biāo)準(zhǔn)，適用于使用S5.3.1作為標(biāo)準(zhǔn)的公司。對(duì)于以前使用JESD22-C101的用戶，JEDEC可靠性測(cè)試規(guī)范文檔JESD47（指定JEDEC電子元件的所有可靠性測(cè)試方法）最近進(jìn)行了更新，以指定JS-002代替JESD22-C101（2016年底）。JEDEC成員公司過渡到JS-002的逐步實(shí)施期現(xiàn)已生效。包括ADI和英特爾在內(nèi)的許多公司已經(jīng)過渡到使用JS-002對(duì)所有新產(chǎn)品進(jìn)行測(cè)試。

國(guó)際電工委員會(huì)（IEC）最近批準(zhǔn)并更新了其CDM測(cè)試標(biāo)準(zhǔn)IS 60749-28。12本標(biāo)準(zhǔn)將JS-002整體納入其指定的測(cè)試標(biāo)準(zhǔn)。

汽車電子委員會(huì)（AEC）目前有一個(gè)CDM子團(tuán)隊(duì)委員會(huì)，更新Q100-011（集成電路）和Q101-005（無源元件）汽車設(shè)備CDM標(biāo)準(zhǔn)文件，以納入JS-002，并具有AEC指定的測(cè)試使用條件。這些預(yù)計(jì)將于2017年底完成并獲得批準(zhǔn)。

總結(jié)

當(dāng)我們查看ESDA提供的CDM ESD路線圖時(shí)，在更高的IO性能的推動(dòng)下，CDM目標(biāo)水平將繼續(xù)降低。制造商對(duì)設(shè)備級(jí)CDM ESD耐受電壓的認(rèn)識(shí)比以往任何時(shí)候都更加重要，并且無法通過來自不同CDM ESD標(biāo)準(zhǔn)的不一致的產(chǎn)品CDM結(jié)果來準(zhǔn)確傳達(dá)。ANSI/ESDA/JEDEC JS-002有機(jī)會(huì)成為第一個(gè)真正的全行業(yè)CDM測(cè)試標(biāo)準(zhǔn)。去除CDM測(cè)試頭放電路徑中的電感可顯著提高放電波形的質(zhì)量。用于驗(yàn)證的高帶寬示波器的引入、將測(cè)試條件波形驗(yàn)證級(jí)別提高到五個(gè)，以及保證正確的充電延遲時(shí)間，所有這些都顯著減少了測(cè)試結(jié)果的跨實(shí)驗(yàn)室差異，從而提高了站點(diǎn)之間的可重復(fù)性。這對(duì)于確保向制造部門提供一致的數(shù)據(jù)至關(guān)重要。隨著JS-002在整個(gè)電子行業(yè)的接受，該行業(yè)將能夠更好地應(yīng)對(duì)未來的ESD控制挑戰(zhàn)。

審核編輯：郭婷