利用SiP技術(shù)提高精密數(shù)據(jù)采集信號鏈密度

精密數(shù)據(jù)采集市場空間的一個共同愿望是在保持性能的同時提高信號鏈的密度。隨著越來越多的應(yīng)用轉(zhuǎn)向每通道ADC方法，或者試圖在同一尺寸中容納更多通道，通道密度成為許多數(shù)據(jù)采集信號鏈設(shè)計人員非常關(guān)注的問題。除此之外，有一種趨勢是使精密電路更易于使用，更容易實現(xiàn)數(shù)據(jù)手冊的性能。這為通過使用系統(tǒng)級封裝（SiP）技術(shù)實現(xiàn)信號鏈來構(gòu)建解決這些問題的子系統(tǒng)提供了機會。

ADI公司采用這種子系統(tǒng)策略生產(chǎn)的首個器件系列是新型ADAQ798x數(shù)據(jù)采集產(chǎn)品。ADAQ798x是一款16位模數(shù)轉(zhuǎn)換器子系統(tǒng)，在SiP設(shè)計中集成了四個常用信號處理和調(diào)理模塊，支持各種應(yīng)用。該器件還包含最關(guān)鍵的無源元件，消除了與使用逐次逼近寄存器（SAR）模數(shù)轉(zhuǎn)換器（ADC）的傳統(tǒng)信號鏈相關(guān)的許多設(shè)計挑戰(zhàn)。這些無源元件對于實現(xiàn)指定的器件性能至關(guān)重要。

在查看使用SAR ADC的應(yīng)用和市場（如工業(yè)、儀器儀表、通信和醫(yī)療保健）時，可以看到數(shù)據(jù)采集信號鏈的某些部分在這些應(yīng)用中非常常見，而信號鏈的某些部分可能差異很大。可以看出，這些信號鏈使用不同的輸入源和傳感器陣列。因此，在將信號呈現(xiàn)給ADC之前，將實施各種形式的信號調(diào)理。由于源不同，這意味著系統(tǒng)滿量程可能不同，并且需要不同的參考值來最大化動態(tài)范圍。一些應(yīng)用是多通道的，因此實現(xiàn)了前端多路復(fù)用器。將根據(jù)應(yīng)用的關(guān)鍵性能標準實施不同的供應(yīng)方案。但是，無論應(yīng)用程序如何，其中許多應(yīng)用程序都有通用的組件。ADAQ7980和ADAQ7988是ADI公司全有源元件解決方案的一部分，該解決方案內(nèi)置高精度、低功耗、16位SAR ADC;低功耗、高帶寬、高輸入阻抗ADC驅(qū)動器;低功耗、穩(wěn)定的基準電壓緩沖器;以及高效的電源管理模塊。這些信號鏈組件已使用 SiP 技術(shù)集成到數(shù)據(jù)采集子系統(tǒng)中。

這種新型組件采用 5 mm × 4 mm LGA 封裝，將簡化數(shù)據(jù)采集系統(tǒng)的設(shè)計過程。ADAQ798x的系統(tǒng)集成度解決了許多設(shè)計挑戰(zhàn)，但該器件仍具有可配置ADC驅(qū)動器模塊的靈活性，允許增益和/或共模調(diào)整。一組四個器件電源可提供最佳的系統(tǒng)性能，但單電源供電時對器件工作規(guī)格的影響最小。ADAQ798x系列具有很高的集成度，同時仍具有足夠的靈活性，可以適應(yīng)各種應(yīng)用。

在開發(fā)該產(chǎn)品時，ADI分析了常見的設(shè)計錯誤，以確定如何幫助解決這些挑戰(zhàn)?？梢钥闯?，許多信號鏈級設(shè)計錯誤主要集中在SAR ADC的兩個方面——基準輸入和模擬輸入。其中許多信號鏈誤差與ADC的外設(shè)電路有關(guān)，而ADC的外設(shè)對整體模數(shù)轉(zhuǎn)換性能至關(guān)重要。關(guān)于基準電壓源，常見的錯誤包括基準電壓源旁路電容的布局和尺寸不正確、基準電壓源的驅(qū)動強度不足以及基準電壓源產(chǎn)生的噪聲頻譜密度過大。SAR ADC基準輸入端的這些不合適的設(shè)計條件可能導致ADC做出不正確的位決策。至于ADC模擬輸入，觀察到的常見設(shè)計問題包括ADC驅(qū)動器選擇不正確、ADC驅(qū)動器和ADC之間的濾波器帶寬不正確以及濾波電容介質(zhì)材料選擇不正確。這些系統(tǒng)級設(shè)計問題的任何組合都可能導致ADC轉(zhuǎn)換性能嚴重下降。在開發(fā)ADAQ798x器件時所做的選擇旨在解決這些問題。

如前所述，為了從基于SAR ADC的轉(zhuǎn)換系統(tǒng)實現(xiàn)數(shù)據(jù)手冊性能，必須考慮一些設(shè)計考慮因素。SAR ADC基準源和模擬輸入源特性對于成功設(shè)計轉(zhuǎn)換信號鏈至關(guān)重要。通常，SAR ADC需要一個低阻抗基準電壓源和一個布局合理的大去耦電容。該旁路電容用于補充ADC在SAR位試驗期間消耗的電荷，可視為ADC外部SAR陣列的一個組件。ADC還需要具有足夠噪聲性能和帶寬的模擬輸入源，以便將ADC輸入正確建立到所需的分辨率。圖1顯示了ADAQ798x器件的框圖。

圖1.ADAQ798x框圖

如圖1所示，ADAQ798x內(nèi)置一個基準電壓緩沖器和一個相應(yīng)的10 μF去耦電容。理想情況下，去耦電容的布局靠近ADC的基準輸入端。該元件布局的目的是降低去耦電容和SAR電容陣列之間的所有寄生阻抗。該路徑的阻抗應(yīng)盡可能低，以允許電容快速將電荷添加到SAR陣列上，以便在轉(zhuǎn)換過程中重新分配。此外，基準電壓緩沖器和去耦電容之間的走線電阻也得到了控制。選擇走線尺寸以提供保持基準電壓緩沖器穩(wěn)定的電阻，同時不會導致電壓降大到足以產(chǎn)生轉(zhuǎn)換增益誤差。用于緩沖參考信號的放大器配置為單位增益。這為外部基準電壓源提供了高阻抗輸入，而不是SAR ADC基準輸入的傳統(tǒng)開關(guān)電容負載。ADAQ798x用戶現(xiàn)在可以采用低功耗或無緩沖基準電壓源來驅(qū)動ADAQ798x基準輸入（REFIN）引腳。通過提供高阻抗，這也使用戶在選擇基準電壓源的物理PCB位置時具有更大的靈活性。通過使用這種SiP元件，基準電壓源布局變得不那么重要，因為ADAQ798x中包含一個控制良好的基準電壓緩沖器。通過僅包括緩沖器而不包括基準電壓源本身，用戶可以自由選擇寬范圍的基準電壓源，并最終通過此基準電壓選擇最大化系統(tǒng)動態(tài)范圍，因為基準電壓源設(shè)置轉(zhuǎn)換器滿量程電壓。

ADAQ798x還具有ADC驅(qū)動器和驅(qū)動器和ADC輸入之間的相應(yīng)低通濾波器。濾波器帶寬選擇對于實現(xiàn)所需的性能水平至關(guān)重要。選擇帶寬是為了權(quán)衡建立時間和濾波來自高速ADC驅(qū)動器的寬帶噪聲。ADC輸入節(jié)點上的任何干擾都必須在ADC的采集時間內(nèi)建立到足夠的分辨率。當SAR ADC執(zhí)行其轉(zhuǎn)換過程時，ADC輸入與其外部輸入源斷開連接。在轉(zhuǎn)換過程中，ADC輸入端的電壓電位可能會發(fā)生變化。然而，在轉(zhuǎn)換結(jié)束時，SAR電容陣列上的電壓與轉(zhuǎn)換開始時基本相同。當ADC返回采集（跟蹤）模式時，SAR電容陣列負載現(xiàn)在存在于ADC輸入端。該電容與來自外部低通濾波器的電容并聯(lián)放置。當這些電容器上的電壓不同時，將發(fā)生電荷重新分配以平衡所有這些電容器上的電壓。這將導致ADC輸入端的電壓階躍需要在采集期間建立。最壞情況的步驟發(fā)生在向ADC提供滿量程轉(zhuǎn)換時。這種情況可能會出現(xiàn)在具有多路復(fù)用輸入的系統(tǒng)中。該電壓階躍由外部電容和內(nèi)部SAR電容的比值衰減。ADAQ798x產(chǎn)品采用1800 pF低通濾波電容。假設(shè)基準電壓為5 V，ADC最大輸入電壓階躍計算如下：

該電壓階躍必須在290 ns的最短采集時間內(nèi)建立。建立該電壓階躍所需的時間常數(shù)數(shù)可以計算為步長與建立誤差之比的自然對數(shù)。建立誤差選擇為1/2 LSB。因此，時間常數(shù)的數(shù)量由下式找到：

在已知時間常數(shù)的情況下，可以確定RC低通濾波器的tau（τ）：

該tau可用于確定所需的濾波器帶寬，公式如下：

為了提供一定的裕量并利用標準值元件，ADAQ798x產(chǎn)品內(nèi)置一個由20 Ω電阻和1800 pF電容組成的濾波器。這提供了4.42 MHz的濾波器帶寬，因此允許ADAQ798x濾波器在ADC的采集時間內(nèi)建立最大的預(yù)期電壓階躍。計算出的濾波器帶寬也表示噪聲濾波和建立之間的權(quán)衡點。使用接近確保建立所需的最小值的濾波器帶寬將最大限度地提高無源低通濾波器的噪聲濾波優(yōu)勢。

雖然SAR ADC返回采集模式的電壓階躍是濾波器建立計算中的限制因素，但應(yīng)該注意的是，濾波器也可以在1 μs的最小轉(zhuǎn)換周期內(nèi)很好地建立多路復(fù)用器滿量程階躍的實際電壓變化。要將滿量程階躍建立為1/2 LSB分辨率，需要11.78個時間常數(shù)。這是根據(jù) N+1 個量化水平的自然對數(shù)計算得出的。在這種情況下，217或131072代碼。每個時間常數(shù)38.3 ns時的11.78個時間常數(shù)約為450 ns，與1 μs轉(zhuǎn)換周期相比，這無關(guān)緊要。這假設(shè)多路復(fù)用器通道在轉(zhuǎn)換啟動后直接切換。

ADC驅(qū)動器帶寬對于確保轉(zhuǎn)換信號鏈的適當性能也非常重要。在單位增益中，建立的限制因素是需要在290 ns內(nèi)建立的電壓階躍，該電壓階躍與轉(zhuǎn)換器返回采集模式有關(guān)。因此，在這種情況下，小信號帶寬是最重要的放大器帶寬規(guī)格。為了在1 μs的最小轉(zhuǎn)換周期內(nèi)建立多路復(fù)用器滿量程步進，必須保持ADC驅(qū)動器大信號帶寬，允許在1 μs時間段內(nèi)保持11.78個時間常數(shù)。

ADC驅(qū)動器不應(yīng)給轉(zhuǎn)換信號鏈帶來過多的噪聲。子系統(tǒng)總噪聲性能計算為ADC噪聲、ADC驅(qū)動器噪聲和基準電壓緩沖器噪聲的和方根組合。由于旁路電容較大，基準電壓源電路的帶寬有限，因此在RSS計算中，基準電壓緩沖器噪聲可以忽略不計。單位增益配置中ADC驅(qū)動器噪聲的目標選擇不大于ADC噪聲的1/3。ADC驅(qū)動器的噪聲頻譜密度額定為5.2 nV/√Hz。為了計算整體系統(tǒng)噪聲，必須使用以下公式將ADC驅(qū)動器的噪聲頻譜密度轉(zhuǎn)換為μV rms：

該ADC的典型動態(tài)范圍規(guī)格為92 dB，采用5 V基準電壓源。ADC的本底噪聲計算公式如下：

ADC驅(qū)動器本底噪聲為13.7 μV rms時，低于ADC噪聲的1/3目標。由于單位增益配置中ADC驅(qū)動器的噪聲貢獻，整個系統(tǒng)動態(tài)范圍從92 dB降至91.6 dB。由于ADC驅(qū)動器對系統(tǒng)噪聲的影響有限，因此對于低采樣速率應(yīng)用，無需更改低通濾波器帶寬，這些應(yīng)用由于采集周期較長而提供更長的建立時間。通過降低濾波器帶寬，單位增益的最佳改進是恢復(fù)0.4 dB的動態(tài)范圍損耗。然而，增加濾波器電阻以降低帶寬可能會對THD性能產(chǎn)生不利影響，而ADC驅(qū)動器可能難以驅(qū)動更大的容性負載。如果需要額外的濾波，可以將ADC驅(qū)動器配置為提供濾波優(yōu)勢。

ADAQ798x產(chǎn)品還包括一款低噪聲、2.5 V CMOS LDO線性穩(wěn)壓器。某些SAR ADC產(chǎn)品需要2.5 V的特定電源，容差范圍較小。對于沒有2.5 V電源軌的用戶，必須專門為ADC生成一個電源軌。有了這個元件，由于采用了LDO，電源得到了極大的簡化。板載LDO用于為轉(zhuǎn)換器供電，LDO輸入現(xiàn)在用作ADC電源。這提供了更寬的可用電源電壓范圍。它還提供了一定程度的簡單性。正放大器電源可用作LDO輸入，以創(chuàng)建單電源系統(tǒng)。此外，還可以選擇電源電壓以優(yōu)化性能或功耗。該器件具有完全關(guān)斷功能。電源配置的靈活性使ADAQ798x用戶能夠做出最適合其應(yīng)用的權(quán)衡。

ADAQ798x封裝尺寸為5 mm ×4 mm ×2 mm。四層層壓板的厚度為0.35毫米，而模具蓋的厚度為1.65毫米。這種包覆成型封裝具有全模復(fù)合和底部填充，就像任何典型的封裝集成電路一樣。層壓板為用戶提供 LGA 封裝，并具有 24 個 I/O 焊盤。圖2顯示了ADAQ798x的封裝外形圖。圖3是不含任何封裝或模塑料的ADAQ798x組件模型。圖3顯示，該子系統(tǒng)混合了ADI公司的有源元件和常用的公開市場無源元件。層壓走線設(shè)計用于控制阻抗并消除任何串擾效應(yīng)。所有這些設(shè)計和組裝技術(shù)的高潮導致了一種產(chǎn)品的開發(fā)，與類似的單個組件設(shè)計相比，該產(chǎn)品可以節(jié)省高達 50% 的 PCB 面積.

圖2.ADAQ798x封裝外形圖。

圖3.ADAQ798x 3D裝配模型。

除了節(jié)省面積之外，ADAQ798x還為信號鏈設(shè)計人員提供了實現(xiàn)所需性能的更好機會，并降低了系統(tǒng)重新設(shè)計的風險。最終，這將縮短上市時間并降低開發(fā)成本。選擇ADAQ798x也簡化了系統(tǒng)物料清單，現(xiàn)在一個數(shù)據(jù)手冊涵蓋了系統(tǒng)的更多內(nèi)容。該SiP組件非常堅固。它經(jīng)過精心設(shè)計和廣泛認證，可承受惡劣的工業(yè)環(huán)境。它具有出色的質(zhì)量額定值，額定溫度范圍為 –55°C 至 +125°C?？傮w而言，ADAQ798x在集成度與靈活性之間實現(xiàn)了出色的平衡，而不會影響信號鏈性能。

審核編輯：郭婷