0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳解電源和地之間的走線電感

CHANBAEK ? 來(lái)源:射頻工程師的日常 ? 作者:CC ? 2023-01-19 09:11 ? 次閱讀

PCB走線電感

poYBAGO2m--AIuDxAAAezhoF2NY373.jpg

其中W為走線寬度,l為走線長(zhǎng)度,可以發(fā)現(xiàn)PCB走線電感與敷銅厚度無(wú)關(guān),走線電感主要由長(zhǎng)度l決定。

電源和地之間的走線電感

開(kāi)關(guān)電源MOSFET通常由IC的驅(qū)動(dòng)級(jí)產(chǎn)生,MOSFET的源級(jí)通常接地,如果源級(jí)和地之間的走線有點(diǎn)長(zhǎng)的話,在開(kāi)關(guān)轉(zhuǎn)換的瞬間上面會(huì)產(chǎn)生電感的反向電動(dòng)勢(shì),不嚴(yán)重的話只是降低開(kāi)關(guān)的切換速度,嚴(yán)重的話會(huì)是MOS管損壞,這種電壓的脈沖不受控制,本質(zhì)上是基于走線電感參數(shù)的,因此必須使你的源極寄生電感盡量小,走線短。

下圖是MOS管開(kāi)關(guān)瞬間可能發(fā)生的情形,這種情況是安全的,僅僅降低了開(kāi)關(guān)的切換速度,當(dāng)柵極控制MOS管關(guān)斷的時(shí)候,由于漏源極導(dǎo)通的時(shí)候源極的PCB走線也通過(guò)了電流,這部分走線相當(dāng)于一個(gè)小電感,由于電感的反向電動(dòng)勢(shì),相當(dāng)于一個(gè)小的電壓源以阻止電流減小,電流持續(xù)流動(dòng)一直到儲(chǔ)能耗光,因此這段時(shí)間會(huì)使開(kāi)關(guān)的關(guān)斷速度下降。

pYYBAGO2m--AbdGoAABfiIK3tEs963.jpg

如果MOS管的源極是通過(guò)過(guò)孔下地,此時(shí)也需要注意過(guò)孔電感,此時(shí)需要多打過(guò)孔來(lái)減小寄生電感。

poYBAGO2m--AKqW9AAALNzs8HZ8114.jpg

h為過(guò)孔深度(通孔為板厚),d為過(guò)孔直徑,單位都為mm。

另外,射頻調(diào)參的時(shí)候,理論的Smith圓圖匹配和實(shí)際上差異非常大,是否需要把寄生參數(shù)表現(xiàn)出來(lái)的電容或者電感特性表示出來(lái)呢?感興趣的同學(xué)可以思考一下走線電感與寄生電容/層間電容對(duì)射頻電路的影響,以前項(xiàng)目需要,低頻LC(125KHz)是可以通過(guò)已知參數(shù)計(jì)算出寄生電容的(pF/nF級(jí),主要是使產(chǎn)品的諧振頻率偏差5%以內(nèi),由于PCB板和每片IC的差異,因此需要通過(guò)對(duì)內(nèi)部的諧振電容進(jìn)行調(diào)諧),不過(guò)高頻的沒(méi)試過(guò),頻率穩(wěn)定度要求高的話,100ppm的話也夠了,不知道有沒(méi)有這類的案例。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電源
    +關(guān)注

    關(guān)注

    184

    文章

    17486

    瀏覽量

    249163
  • MOS管
    +關(guān)注

    關(guān)注

    108

    文章

    2377

    瀏覽量

    66402
  • 電感
    +關(guān)注

    關(guān)注

    53

    文章

    6092

    瀏覽量

    102067
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1772

    瀏覽量

    13204
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB問(wèn)題

    `為什么下圖中PCB正反面不同??着c孔之間為直接通路。為什么背面的環(huán)繞迂回。小白菜提問(wèn),求高手
    發(fā)表于 10-29 08:46

    PCB的設(shè)計(jì)細(xì)節(jié)詳解

    好的圖像質(zhì)量的保證。  PCB如果可能的話,信號(hào)使用6mil, 線間距使用6mil. 放置0.1uF的退耦電容在對(duì)應(yīng)的DSP
    發(fā)表于 04-13 16:09

    PCB電容引腳之間可以嗎?

    PCB電容引腳之間可以嗎?
    發(fā)表于 04-13 16:25

    蛇形的優(yōu)點(diǎn)

    蛇形的優(yōu)點(diǎn) RE:蛇形有什么作用? 電感作用 視情況而定,比如PCI板上的蛇行就是為
    發(fā)表于 03-25 11:43 ?6340次閱讀

    電源分配電感

    電源線中的電感產(chǎn)生的問(wèn)題比電阻更嚴(yán)重??焖僮兓碾娏魍ㄟ^(guò)電源電感引起電源和所供電的邏輯電路之
    發(fā)表于 06-12 15:26 ?1446次閱讀
    <b class='flag-5'>電源</b>分配<b class='flag-5'>線</b>的<b class='flag-5'>電感</b>

    主板的和布局設(shè)計(jì)詳解

    對(duì)于一塊主板而言,除了應(yīng)在零部件用料(如采用優(yōu)質(zhì)電容、三相電源線路等)方面下功夫外,主板的和布局設(shè)計(jì)也是非常重要的
    發(fā)表于 06-23 11:33 ?6275次閱讀

    主板的和布局設(shè)計(jì)詳解

    主板的和布局設(shè)計(jì)詳解
    發(fā)表于 01-17 19:47 ?0次下載

    pcb電源線線規(guī)則

    本文詳細(xì)闡述了pcb電源線線規(guī)則。芯片的電源引腳和地線引腳之間應(yīng)進(jìn)行去耦。去耦電容采用0.01uF的片式電容,應(yīng)貼近芯片安裝,使去耦電容的回路面積盡可能減小。
    發(fā)表于 02-24 16:47 ?2.6w次閱讀

    如何有效減少PCB之間的串?dāng)_

    兩條微帶彼此之間距離為s,與接地層(信號(hào)返回平面)之間的距離為d。第一條(發(fā)射端)連接幅值為VS,內(nèi)阻為RS的可變電壓源,并端接阻值為
    的頭像 發(fā)表于 03-03 17:01 ?3645次閱讀
    如何有效減少PCB<b class='flag-5'>走</b><b class='flag-5'>線</b><b class='flag-5'>之間</b>的串?dāng)_

    計(jì)算機(jī)組裝電源線排,主機(jī)箱背部技巧 組裝電腦與理教程

    近年來(lái),裝機(jī)行業(yè)流行一個(gè)術(shù)語(yǔ),即“”,那么是什么?裝機(jī)之家小編簡(jiǎn)單介紹下,通俗的說(shuō):
    發(fā)表于 01-06 15:24 ?2次下載
    計(jì)算機(jī)組裝<b class='flag-5'>電源線</b>排,主機(jī)箱背部<b class='flag-5'>走</b><b class='flag-5'>線</b>技巧 組裝電腦<b class='flag-5'>走</b>背<b class='flag-5'>線</b>與理<b class='flag-5'>線</b>教程

    如何優(yōu)化PCB來(lái)減小回路電感和環(huán)路面積?

    如何優(yōu)化PCB來(lái)減小回路電感和環(huán)路面積? 隨著電路設(shè)計(jì)的復(fù)雜性和頻率的不斷提高,電路中的電感和環(huán)路造成的影響也越來(lái)越明顯。因此,優(yōu)化PCB
    的頭像 發(fā)表于 10-23 09:58 ?3640次閱讀

    詳解pcb電流

    詳解pcb電流
    的頭像 發(fā)表于 10-30 15:59 ?1889次閱讀

    什么是環(huán)路面積?怎么減小的環(huán)路電感

    什么是環(huán)路面積?怎么減小的環(huán)路電感? 環(huán)路面積是指電路中電流在閉合路徑上所圍成的面積。環(huán)路電感是在電路中由于閉合電流所引起的磁感應(yīng)強(qiáng)度變化而產(chǎn)生的電動(dòng)勢(shì)。 為了減小
    的頭像 發(fā)表于 11-09 09:30 ?3790次閱讀

    如何計(jì)算地平面上方電感?

    PCB電感決定了接收的串?dāng)_強(qiáng)度。PCB互連設(shè)計(jì)的一大挑戰(zhàn)是保持系統(tǒng)阻抗,同時(shí)減少串?dāng)_,因此需要降低
    的頭像 發(fā)表于 11-11 08:12 ?1800次閱讀
    如何計(jì)算地平面上方<b class='flag-5'>走</b><b class='flag-5'>線</b>的<b class='flag-5'>電感</b>?

    詳解高密 PCB布線的垂直導(dǎo)電結(jié)構(gòu) (VeCS)

    詳解高密 PCB布線的垂直導(dǎo)電結(jié)構(gòu) (VeCS)
    的頭像 發(fā)表于 11-28 17:00 ?1495次閱讀
    <b class='flag-5'>詳解</b>高密 PCB<b class='flag-5'>走</b><b class='flag-5'>線</b>布線的垂直導(dǎo)電結(jié)構(gòu) (VeCS)