0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

什么是近端串擾與遠端串擾?

微云疏影 ? 來源:一博科技 ? 作者:一博科技 ? 2023-01-24 16:28 ? 次閱讀

大家應該都有接觸過Intel公司的Designguide,對于串行總線,他們一般會有一個要求是TX與TX走一起,RX與RX走一起,或者規(guī)定如果RX與TX在同一層的話需要非常大的間距。為什么會有這樣的要求呢?那我們就需要弄清楚近端串擾與遠端串擾了。

如上一章所見,容性耦合產生的電流分成兩半,一半往近端一半往遠端,而感性耦合產生一個往近端的電流。于是,我們會看到一個這樣的現象:

近端得到了一個持續(xù)的噪聲,而由于累加的原因,遠端得到了一個類似于脈沖的噪聲。

近端噪聲的幅值為

而遠端噪聲的幅值為

其中

信號之間的互感與互容,

是信號與回流路徑之間的電感與互容。

關于兩個公式,我們不需要去記住,我們只需要知道它告訴了我們什么:攻擊信號的幅值影響著串擾的大小;減小串擾的途徑就是減小信號之間的耦合,增加信號與其回流平面之間的耦合。

有圖為證:

兩張圖的線寬與線距是相同的。區(qū)別在于第二張圖走線與參考平面更近。

還有一點很重要的隱藏在公式中,如果兩線附近為同一種介質的話,有

也就是說,帶狀線是不存在遠端串擾的!而串行總線的輸入阻抗與輸出阻抗通常都為100Ω,這樣近端串擾就不會由源端反射至接收端。所以,將串行總線的RX與TX分開,能減小串擾對串行總線的影響。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 電流
    +關注

    關注

    40

    文章

    6502

    瀏覽量

    131112
  • 耦合
    +關注

    關注

    13

    文章

    573

    瀏覽量

    100659
  • 串擾
    +關注

    關注

    4

    文章

    187

    瀏覽量

    26884
收藏 人收藏

    評論

    相關推薦

    信號的介紹

    :1.(Near-EndCrosstalk,NEXT):發(fā)生在信號源附近,一條信號線上的信號變化導致相鄰信號線上感應出的干擾。2.
    的頭像 發(fā)表于 09-12 08:08 ?611次閱讀
    信號的<b class='flag-5'>串</b><b class='flag-5'>擾</b>介紹

    嵌入式開發(fā)中引起的原因是什么?

    電路布線常會有的風險,最后簡單說明幾個減小串的方法,常見增大走線間距、使兩導體的有風險的區(qū)域最小化、相鄰層走線時傳輸線互相彼此垂直
    發(fā)表于 03-07 09:30 ?1701次閱讀
    嵌入式開發(fā)中引起<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因是什么?

    在PCB設計中,如何避免

    在PCB設計中,如何避免? 在PCB設計中,避免是至關重要的,因為可能導致信號失真、
    的頭像 發(fā)表于 02-02 15:40 ?1352次閱讀

    PCB產生的原因及解決方法

    PCB產生的原因及解決方法? PCB(印刷電路板)是電子產品中非常重要的組成部分,它連接著各種電子元件,并提供電氣連接和機械支撐。在 PCB 設計和制造過程中,是一個常見的問題
    的頭像 發(fā)表于 01-18 11:21 ?1538次閱讀

    減少的方法有哪些

    是PCB(Printed Circuit Board)中走線之間產生的不需要的噪聲(電磁耦合)。會對時鐘信號、周期和控制信號、數據傳輸線以及I/O產生不利影響。
    的頭像 發(fā)表于 01-17 15:02 ?1408次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的方法有哪些

    如何使用SigXplorer進行的仿真

    (Crosstalk)是信號完整性(SignalIntegrity)中的核心問題之一,尤其在當今的高密度電路板設計中,其影響愈發(fā)顯著。當電路板上的走線密度增大時,各線路間的電磁耦合增強,
    的頭像 發(fā)表于 01-06 08:12 ?1813次閱讀
    如何使用SigXplorer進行<b class='flag-5'>串</b><b class='flag-5'>擾</b>的仿真

    怎么樣抑制PCB設計中的

    空間中耦合的電磁場可以提取為無數耦合電容和耦合電感的集合,其中由耦合電容產生的信號在受害網絡上可以分成前向串擾和反向Sc,這個兩個信號極性相同;由耦合電感產生的
    發(fā)表于 12-28 16:14 ?259次閱讀
    怎么樣抑制PCB設計中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    什么是crosstalk?它是如何產生的?

    是芯片后端設計中非常普遍的現象,它會造成邏輯信號的預期之外的變化。消除的影響是后端的一個重要課題。
    的頭像 發(fā)表于 12-06 15:38 ?723次閱讀

    什么是?該如何處理它?

    什么是?該如何處理它?
    的頭像 發(fā)表于 12-05 16:39 ?669次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?該如何處理它?

    哪些原因會導致 BGA

    哪些原因會導致 BGA ?
    的頭像 發(fā)表于 11-27 16:05 ?305次閱讀

    如何減少PCB板內的

    如何減少PCB板內的
    的頭像 發(fā)表于 11-24 17:13 ?518次閱讀
    如何減少PCB板內的<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    什么是?NEXT定義介紹

    雙絞線的就是其中一個線對被相鄰的線對的信號進來所干擾就是。
    的頭像 發(fā)表于 11-01 10:10 ?1014次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?NEXT<b class='flag-5'>近</b><b class='flag-5'>端</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>定義介紹

    學習筆記(1)

    講到,基礎的知識比如是由電場耦合和磁場耦合的共同結果啊,從
    的頭像 發(fā)表于 10-25 14:43 ?2696次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>學習筆記(1)

    PCB布線減少高頻信號的措施都有哪些?

    一站式PCBA智造廠家今天為大家講講pcb設計布線解決信號的方法有哪些?PCB設計布線解決信號的方法。信號之間由于電磁場的相互而產生的不期望的噪聲電壓信號稱為信號
    的頭像 發(fā)表于 10-19 09:51 ?1642次閱讀

    信號完整性-的模型

    是四類信號完整性問題之一,指的是有害信號從一個線網傳遞到相鄰線網。任何一對線網之間都存在。
    的頭像 發(fā)表于 09-25 11:29 ?996次閱讀
    信號完整性-<b class='flag-5'>串</b><b class='flag-5'>擾</b>的模型