適用于Altera FPGA的電源解決方案

現(xiàn)場(chǎng)可編程門(mén)陣列 （FPGA） 用于各種應(yīng)用和終端市場(chǎng)，包括數(shù)字信號(hào)處理、醫(yī)學(xué)成像和高性能計(jì)算。本應(yīng)用筆記概述了與FPGA供電相關(guān)的問(wèn)題。本文還討論了Maxim為Altera? FPGA供電的解決方案。

介紹

現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）用于各種應(yīng)用和終端市場(chǎng)，由于其出色的設(shè)計(jì)靈活性和低工程成本，它們已經(jīng)獲得了超過(guò)ASIC的市場(chǎng)份額。FPGA 的電源設(shè)計(jì)和管理是整個(gè)應(yīng)用的重要組成部分。本文討論了克服一些電源設(shè)計(jì)挑戰(zhàn)的方法，并解釋了成本、尺寸和效率之間的權(quán)衡。此外，還介紹了Maxim的Altera? FPGA解決方案。

FPGA 概述

FPGA 是可編程器件，由一系列通過(guò)可編程互連連接的可配置邏輯塊 （CLB） 組成。這些CLB通常包括各種數(shù)字邏輯元件，如查找表、觸發(fā)器、多路復(fù)用器等。FPGA 的其他組件包括輸入/輸出引腳驅(qū)動(dòng)電路 （I/O）、存儲(chǔ)器和數(shù)字時(shí)鐘管理 （DCM） 電路?，F(xiàn)代 FPGA 集成的功能包括 FIFO 和糾錯(cuò)碼 （ECC） 邏輯、DSP 模塊、PCI Express? 控制器、以太網(wǎng) MAC 模塊和高速千兆位收發(fā)器（圖 1）。

圖1.典型的 FPGA 應(yīng)用框圖。

面向 FPGA 應(yīng)用的系統(tǒng)級(jí)電源架構(gòu)

通信應(yīng)用中的大多數(shù)高性能/高功率FPGA應(yīng)用都基于由48V背板供電的插件卡構(gòu)建。在這些應(yīng)用中，各個(gè)卡通常使用兩級(jí)中間總線(xiàn)架構(gòu) （IBA）（圖 2）。第一級(jí)是降壓轉(zhuǎn)換器，將48V轉(zhuǎn)換為中間電壓，例如12V或5V。出于安全原因，插件卡通常彼此隔離，并消除電流環(huán)路和卡之間干擾的可能性。IBA的第二階段是使用稱(chēng)為“負(fù)載點(diǎn)”（POL）穩(wěn)壓器的非隔離穩(wěn)壓器將中間電壓轉(zhuǎn)換為多個(gè)較低的直流電壓。用于計(jì)算、工業(yè)和汽車(chē)應(yīng)用的FPGA通常采用12V至24V非隔離電源供電。

圖2.用于 FPGA 的典型 2 級(jí)中間總線(xiàn)架構(gòu) （IBA）。

POL 穩(wěn)壓器

POL是高性能穩(wěn)壓器，其V外導(dǎo)軌放置在靠近其各自負(fù)載的位置。這有助于解決高瞬態(tài)電流要求的困難和FPGA等高性能半導(dǎo)體器件的低噪聲要求。設(shè)計(jì) POL 時(shí)要考慮的應(yīng)用程序級(jí)參數(shù)包括：

成本

大小

效率

分配給上述每個(gè)參數(shù)的優(yōu)先級(jí)通常取決于終端市場(chǎng)。因此，應(yīng)獨(dú)立考慮每個(gè)解決方案。例如，工業(yè)和醫(yī)療市場(chǎng)傾向于尺寸而不是成本，而無(wú)線(xiàn)應(yīng)用通常傾向于成本而不是尺寸。效率對(duì)于使用電池運(yùn)行的應(yīng)用尤為重要，消費(fèi)類(lèi)應(yīng)用非常注意這三個(gè)參數(shù)。所需的效率通常決定了使用哪種DC-DC穩(wěn)壓器，是低壓差線(xiàn)性穩(wěn)壓器還是開(kāi)關(guān)模式電源。

低壓差線(xiàn)性穩(wěn)壓器 （LDO）

LDO 實(shí)現(xiàn)相對(duì)簡(jiǎn)單、價(jià)格低廉且產(chǎn)生的噪聲非常小。LDO 的主要缺點(diǎn)是效率差，這取決于 V 的比率外到 V在.例如，帶 V 的 LDO在= 3.3V 和 V外= 1.2V的效率僅為36%。功率差以熱量的形式消散。

開(kāi)關(guān)模式電源 （SMPS）

SMPS的效率通常>90%，但比LDO更難實(shí)施。與LDO相比，它們還傳導(dǎo)和輻射更多的噪聲。

LDO通常被考慮用于功耗要求相對(duì)較低的應(yīng)用。SMPS因其更高的效率而用于更高功率的應(yīng)用，這是熱管理和可靠性的重要參數(shù)。更高的效率導(dǎo)致更低的器件溫度，從而提高可靠性，并通過(guò)更小的散熱器要求減小整體解決方案尺寸。

典型 FPGA 電源要求

高性能器件的一個(gè)很好的例子是Altera Stratix? V FPGA。表1顯示了該器件的電源要求。

*有關(guān)Altera Stratix V的最新信息，請(qǐng)?jiān)L問(wèn) www.altera.com/products/devices/stratix-fpgas/stratix-v/stxv-index.jsp。
**如果 CMU PLL、接收器 CDR 或兩者配置為基本數(shù)據(jù)速率> 6.5Gbps，則該電源必須連接到 3.0V。最高可達(dá) 6.5Gbps，您可以將此電源連接到 3.0V 或 2.5V。

對(duì)于大多數(shù)應(yīng)用，為每個(gè)電壓軌配備單獨(dú)的電源是不切實(shí)際的。因此，Altera提供了電源共享指南。例如，數(shù)據(jù)速率≤6.5Gbps的Stratix V收發(fā)器設(shè)計(jì)通?？梢允褂?strong>圖3所示的配置。這可能需要SMPS有時(shí)每個(gè)提供高達(dá)20A的電流。

圖3.數(shù)據(jù)速率 = 6.5Gbps 的 Stratix V 收發(fā)器的電源共享。

Altera 等 FPGA 制造商通常擁有軟件電子表格，用于根據(jù) FPGA 器件所需的功能估算該器件的功率要求。有關(guān)詳細(xì)信息，請(qǐng)參閱 www.altera.com/power。設(shè)計(jì)人員應(yīng)在早期設(shè)計(jì)階段使用這些電子表格，以幫助選擇合適的電源和熱管理組件。表 2 顯示了圖 3 所示的 Stratix V 設(shè)置的功率預(yù)算示例。該功率預(yù)算有助于確定系統(tǒng)效率和所需的功率調(diào)節(jié)器解決方案。

*P在和我在是從圖3所示的直流輸入電源汲取的功率和電流。

電源注意事項(xiàng)

除了使用功率估算工具估算FPGA電源軌電壓和電流外，選擇功率穩(wěn)壓器還有其他幾個(gè)方面。以下是需要考慮的一些主題。

啟動(dòng)排序/跟蹤

通常需要三個(gè)或更多電壓軌來(lái)為 FPGA 供電。在這些電源軌之間實(shí)現(xiàn)上電和斷電排序是一種很好的設(shè)計(jì)做法。這樣做的一個(gè)優(yōu)點(diǎn)是排序限制了上電期間的浪涌電流。此外，即使FPGA本身不需要時(shí)序控制，設(shè)計(jì)中的其他器件（如微控制器和Flash PROM）也可能具有時(shí)序要求。如果忽略排序，則需要排序的設(shè)備可能會(huì)損壞或閂鎖，這反過(guò)來(lái)又可能導(dǎo)致故障。

有三種類(lèi)型的排序：

同步跟蹤（也稱(chēng)為“同時(shí)跟蹤”）

順序

比率跟蹤

圖4顯示了不同的排序類(lèi)型以及電壓軌如何相互上升。

圖4.三種類(lèi)型的排序：（a）重合跟蹤，（b）順序跟蹤和（c）比率跟蹤。

通過(guò)同步跟蹤（通常是FPGA的首選排序方法），電源軌同時(shí)以相同的速率上升到其最終設(shè)定點(diǎn)。這可以防止由于閂鎖和總線(xiàn)爭(zhēng)用而導(dǎo)致的不可靠啟動(dòng)。它還避免打開(kāi)任何可能損壞FPGA的寄生傳導(dǎo)路徑。這種類(lèi)型的排序所需的更高啟動(dòng)浪涌電流可能需要更大的電容器組，以確保電源軌單調(diào)上升。大多數(shù)Maxim的POL具有可調(diào)軟啟動(dòng)功能，緩解了浪涌電流問(wèn)題。例如，MAX8686有助于同步跟蹤，并根據(jù)單個(gè)電容的值提供可編程軟啟動(dòng)時(shí)間。

順序排序的主要優(yōu)點(diǎn)是通常易于實(shí)現(xiàn);啟動(dòng)浪涌電流要求低于重合和比率排序。但是，使用這種方法時(shí)，電壓軌之間會(huì)出現(xiàn)最大電壓差，這可能會(huì)導(dǎo)致設(shè)備行為不可靠。

比率跟蹤使所有電壓軌斜坡上升，以同時(shí)達(dá)到其設(shè)定點(diǎn)。與順序排序相比，這降低了電源軌之間的電壓差。啟動(dòng)浪涌電流水平介于同步跟蹤和順序排序的水平之間。

單調(diào)啟動(dòng)電壓斜坡

重要的是，斜坡電壓軌在啟動(dòng)時(shí)單調(diào)上升，以實(shí)現(xiàn)成功的上電。這意味著它們應(yīng)該持續(xù)上升到設(shè)定點(diǎn)而不是下降。如果POL沒(méi)有足夠的輸出電容，則可能導(dǎo)致下垂（圖5）。當(dāng)內(nèi)部邏輯塊初始化為有效工作狀態(tài)時(shí)，大多數(shù)FPGA內(nèi)核電壓的關(guān)鍵區(qū)域在0.5V至0.9V之間。

圖5.啟動(dòng)時(shí)非單調(diào)電壓斜坡示例。

軟啟動(dòng)

大多數(shù) Altera FPGA 分別規(guī)定最小和最大啟動(dòng)斜坡速率為 50μs 和 100ms。但是，也有例外。例如，Stratix V的最小斜坡速率為200μs。

電源穩(wěn)壓器通過(guò)在啟動(dòng)時(shí)逐漸增加電流限制來(lái)實(shí)現(xiàn)軟啟動(dòng)。這減緩了電壓軌的上升速度，并降低了流向FPGA的峰值浪涌電流。Maxim的POL允許根據(jù)連接到其中一個(gè)POL引腳的軟啟動(dòng)電容的值來(lái)設(shè)置軟啟動(dòng)時(shí)間。

預(yù)偏置啟動(dòng)

在某些情況下，當(dāng)電源關(guān)閉時(shí)，F(xiàn)PGA電壓軌在某些電壓電平上保持偏置。這種預(yù)偏置通常是通過(guò)FPGA的各種寄生傳導(dǎo)路徑的結(jié)果。如果電源重新啟動(dòng)并將預(yù)偏置輸出電壓拉低，則可能導(dǎo)致FPGA啟動(dòng)失敗。相反，電源的輸出電壓應(yīng)與其它FPGA電壓軌一起按其所需順序斜坡上升至設(shè)定點(diǎn)。

圖6.建議對(duì)預(yù)偏置輸出進(jìn)行順序排序啟動(dòng)。

印刷電路板布局

在進(jìn)行PCB設(shè)計(jì)時(shí)，工程師必須考慮元件放置、信號(hào)布線(xiàn)和電路板層。對(duì)于FPGA設(shè)計(jì)，強(qiáng)烈建議使用多層板，每個(gè)信號(hào)路由層之間都有一個(gè)接地層。接地層提供的屏蔽允許在每一層上進(jìn)行信號(hào)路由，而不必考慮相鄰的路由層。這有助于更簡(jiǎn)單、更實(shí)用的布局。

PCB層順序（堆疊）中的電源電壓和接地層位置對(duì)電源電流路徑的寄生電感有重大影響。

高優(yōu)先級(jí)電源層應(yīng)放置在更靠近元件層的位置（在PCB堆疊的上半部分）。例如，具有高瞬態(tài)電流的電源應(yīng)使其相關(guān)電壓和接地層靠近元件層。這減少了高瞬態(tài)電流必須流過(guò)的通孔長(zhǎng)度（寄生電感）。

低優(yōu)先級(jí)電源應(yīng)放置在離元件層較遠(yuǎn)的位置（在PCB堆疊的下半部分）。

去耦電容應(yīng)盡可能靠近FPGA電源引腳連接。去耦電容可降低來(lái)自電源的任何傳導(dǎo)噪聲和來(lái)自周?chē)娐返妮椛湓肼暋?/p>

有關(guān) SMPS 布局的一些建議包括：

通過(guò)在關(guān)鍵元件之間使用短而寬的走線(xiàn)，將電源開(kāi)關(guān)電流路徑中的任何寄生電感降至最低。這降低了可以傳導(dǎo)和輻射到FPGA的電壓尖峰的大小。

將穩(wěn)壓器的去耦電容盡可能靠近穩(wěn)壓器的IC引腳。分離電源層和模擬接地層。

保持從穩(wěn)壓器的柵極驅(qū)動(dòng)器引腳到 MOSFET 柵極引腳的走線(xiàn)短而寬，以降低柵極驅(qū)動(dòng)電流的阻抗。

連接到內(nèi)部接地層的大電流電源組件應(yīng)使用多個(gè)接地過(guò)孔來(lái)降低環(huán)路阻抗。

電源瞬態(tài)響應(yīng)

FPGA由于其多個(gè)時(shí)鐘域，可以在不同的頻率下實(shí)現(xiàn)許多功能。這可能會(huì)導(dǎo)致當(dāng)前要求發(fā)生更大的階躍變化。術(shù)語(yǔ)“瞬態(tài)響應(yīng)”是指電源響應(yīng)負(fù)載電流的這些突然變化的能力。穩(wěn)壓器的響應(yīng)應(yīng)不會(huì)顯著過(guò)沖或低于其設(shè)定點(diǎn)，也不會(huì)在輸出電壓中持續(xù)振鈴。穩(wěn)壓器的瞬態(tài)響應(yīng)取決于以下因素：

穩(wěn)壓器控制環(huán)路在檢測(cè)到輸出電壓（或電流，在電流模式控制器的情況下）變化時(shí)響應(yīng)的速度。

輸出電容的值和質(zhì)量。

控制環(huán)路單位增益交越頻率通常設(shè)計(jì)為穩(wěn)壓器開(kāi)關(guān)頻率的1/10。因此，穩(wěn)壓器可以設(shè)計(jì)為通過(guò)在高開(kāi)關(guān)頻率（~1MHz）下工作來(lái)快速響應(yīng)。

輸出電容應(yīng)具有非常低的有效串聯(lián)電阻（ESR），并且足夠大以最小化V的幅度外瞬態(tài)過(guò)沖和下沖。聚合物電容器以最低的 ESR 提供最大的電容。陶瓷電容器具有出色的高頻特性，但每個(gè)器件的總電容是聚合物電容器的二分之一至四分之一。通常，聚合物或鉭電容器用于大容量輸出電容，而相對(duì)低值的陶瓷電容器則放置在FPGA輸入電源引腳上，用于最后級(jí)濾波（圖7）。

圖7.A 12V在， 1.2V外-at-20A，兩相MAX8686電源設(shè)計(jì)，用于Altera FPGA。（a） 瞬態(tài)響應(yīng)：2A至12A負(fù)載階躍，22mV外瞬 變。VOUT ripple < 5mV at 5AOUT.

同步到外部時(shí)鐘

FPGA 應(yīng)用通常需要電源穩(wěn)壓器與公共時(shí)鐘同步。許多POL提供外部SYNC引腳，允許系統(tǒng)設(shè)計(jì)人員將一個(gè)或多個(gè)穩(wěn)壓器同步到公共系統(tǒng)時(shí)鐘。

多相操作

多相穩(wěn)壓器本質(zhì)上是多個(gè)并聯(lián)工作的穩(wěn)壓器，其開(kāi)關(guān)頻率同步并相移360/n度，其中n標(biāo)識(shí)每個(gè)相位。當(dāng)負(fù)載電流上升到20A至30A以上時(shí)，使用多相穩(wěn)壓器進(jìn)行設(shè)計(jì)的優(yōu)勢(shì)變得明顯。這些優(yōu)勢(shì)包括：

降低輸入紋波電流，從而顯著降低所需的輸入電容。

由于紋波頻率的有效倍增，降低了輸出紋波電壓。

通過(guò)將損耗分散到更多組件上來(lái)降低組件溫度。

圖8.多相穩(wěn)壓器框圖

遙感

電源輸出和FPGA電源引腳之間可能存在明顯的壓降。這種情況尤其發(fā)生在負(fù)載電流較高且無(wú)法將穩(wěn)壓器電路放置在非?？拷麱PGA電源引腳的應(yīng)用中。遠(yuǎn)程傳感通過(guò)使用一對(duì)專(zhuān)用走線(xiàn)來(lái)精確測(cè)量 FPGA 電源引腳上的電壓，從而解決了這個(gè)問(wèn)題（圖 9）。對(duì)于公差非常嚴(yán)格（≤ 3%）的電壓軌，也建議使用遙感。

圖9.遙感框圖。

Maxim面向Altera FPGA的電源解決方案

Maxim提供LDO和SMPS穩(wěn)壓器。通常選擇 SMPS 穩(wěn)壓器來(lái)提供更高功率的 FPGA 電壓軌：SMPS 可產(chǎn)生更好的系統(tǒng)效率和熱管理。Maxim的SMPS穩(wěn)壓器提供完整的電源管理解決方案，需要性能、功率密度、質(zhì)量和數(shù)字電源管理以及精確的監(jiān)測(cè)和控制。

Maxim的功率調(diào)節(jié)器包括：

脈寬調(diào)制控制器

PWM 穩(wěn)壓器 — 具有集成 MOSFET 和/或內(nèi)部補(bǔ)償以及數(shù)字編程功能的控制器

PMBus? 數(shù)字系統(tǒng)控制和監(jiān)控

數(shù)字電源控制IC

同步 PWM 控制器

同步PWM控制器用MOSFET取代外部肖特基二極管，實(shí)現(xiàn)同步整流，從而提高效率。同步PWM控制器可以處理高電流水平，因?yàn)殚_(kāi)關(guān)MOSFET位于控制器IC的外部。設(shè)計(jì)人員可以根據(jù)其特定的電流要求選擇最合適的分立式 MOSFET。

Maxim提供各種用于FPGA的同步PWM控制器。例如，MAX15026為單控制器，MAX15023為雙控制器，MAX15048/MAX15049為三路控制器，工作電壓均高達(dá)28V。 在，使其適用于 5V在和 12V在FPGA 應(yīng)用。Maxim還提供更高電壓的控制器（高達(dá)40V在），如MAX15046，用于工業(yè)和汽車(chē)應(yīng)用。Maxim的大多數(shù)雙（或更高）控制器還內(nèi)置排序和跟蹤功能，允許設(shè)計(jì)人員使用多軌IC，無(wú)需外部排序器。

PWM 穩(wěn)壓器

Maxim選擇的PWM穩(wěn)壓器可實(shí)現(xiàn)1A至200A的輸出電流，輸入電壓范圍為2.5V至28V。穩(wěn)壓器具有與PWM控制器集成的開(kāi)關(guān)MOSFET。示例包括MAX15053、MAX15041和MAX8686。MAX15021和MAX17017為多供電軌穩(wěn)壓器，支持雙電源和四電源軌。其中許多IC具有常用的固定輸出電壓選項(xiàng)，具有完全內(nèi)部補(bǔ)償功能。

某些器件支持?jǐn)?shù)字編程、可選數(shù)字控制和監(jiān)控功能，允許對(duì)所有定時(shí)事件（如排序和跟蹤）進(jìn)行微秒級(jí)分辨率編程。這些極其靈活的監(jiān)控功能允許智能設(shè)置警告和故障閾值。還便于為每個(gè)穩(wěn)壓器獨(dú)立設(shè)置故障處理場(chǎng)景。以 0.2% 的精度對(duì)輸出電壓進(jìn)行精細(xì)控制，將確保滿(mǎn)足高端 FPGA 的嚴(yán)格容差要求。數(shù)字可編程性和監(jiān)控使遠(yuǎn)程連接實(shí)現(xiàn)現(xiàn)場(chǎng)更新，這有助于避免昂貴的現(xiàn)場(chǎng)服務(wù)。其他好處包括能夠記錄事件，以便可以研究故障并確定根本原因。有關(guān)Maxim的POL穩(wěn)壓器，請(qǐng)參見(jiàn)我們的產(chǎn)品指南《Altera FPGA模擬解決方案》。

POL數(shù)字系統(tǒng)控制和監(jiān)控

通信和計(jì)算應(yīng)用中基于機(jī)架的基礎(chǔ)設(shè)施設(shè)備需要復(fù)雜的電源管理來(lái)打開(kāi)/關(guān)閉電源和風(fēng)扇。一些為這些市場(chǎng)構(gòu)建設(shè)備的客戶(hù)使用電源管理總線(xiàn) （PMBus?） 協(xié)議。PMBus 是一種開(kāi)放標(biāo)準(zhǔn)的電源管理協(xié)議，具有完全定義的命令語(yǔ)言，便于與電源系統(tǒng)中的電源轉(zhuǎn)換器和其他設(shè)備進(jìn)行通信。Maxim提供多種PMBus監(jiān)視器和系統(tǒng)控制器。MAX34440/MAX34441/MAX34446是復(fù)雜系統(tǒng)PMBus監(jiān)測(cè)器的良好范例。這些器件監(jiān)視電源輸出電壓，并不斷檢查用戶(hù)可編程的過(guò)壓和欠壓閾值。MAX34440最多可管理6個(gè)電源（圖10）。MAX34441可以監(jiān)測(cè)多達(dá)5個(gè)電源，還包含一個(gè)閉環(huán)風(fēng)扇速度控制器。MAX34440和MAX34441均可將電源輸出電壓調(diào)高或調(diào)低至用戶(hù)可編程電平。裕量調(diào)節(jié)以閉環(huán)排列方式執(zhí)行，其中器件自動(dòng)調(diào)整脈寬調(diào)制（PWM）輸出，然后測(cè)量產(chǎn)生的輸出電壓。電源管理器還可以在上電和斷電時(shí)按任意順序?qū)﹄娫催M(jìn)行排序。通過(guò)增加一個(gè)外部電流檢測(cè)放大器（CSA），這些器件可以監(jiān)控電流。

圖 10.MAX34440 PMBus 6通道電源管理器

MAX34446電源數(shù)據(jù)記錄器監(jiān)測(cè)過(guò)壓和欠壓以及過(guò)流和過(guò)熱情況。該器件不斷檢查用戶(hù)可編程閾值;當(dāng)超過(guò)這些閾值時(shí)，器件會(huì)在非易失性閃存中記錄最近的實(shí)時(shí)工作條件（圖 11）。這些器件可以監(jiān)控多達(dá)四個(gè)電壓或電流，并可以監(jiān)控三個(gè)溫度傳感器。

圖 11.MAX34440/MAX34441/MAX34446故障檢測(cè)/記錄

MAX8688是完全集成的數(shù)字電源控制器和監(jiān)視器，可與任何現(xiàn)有的POL配合使用，提供完整的數(shù)字可編程性（圖12）。通過(guò)與基準(zhǔn)輸入、反饋節(jié)點(diǎn)和輸出使能接口，MAX8688控制POL，提供跟蹤、排序、裕量調(diào)節(jié)和輸出電壓動(dòng)態(tài)調(diào)整等功能。

圖 12.MAX8688數(shù)字系統(tǒng)控制和監(jiān)視POLs。

數(shù)字電源控制IC

從歷史上看，電源公司一直專(zhuān)注于LDO和SMPS穩(wěn)壓器。然而，在使用系統(tǒng)級(jí)電源管理的復(fù)雜基礎(chǔ)設(shè)施設(shè)備中，更先進(jìn)的數(shù)字控制環(huán)路承諾獨(dú)立于輸出電壓的自動(dòng)補(bǔ)償。這種先進(jìn)的數(shù)字控制環(huán)路可實(shí)現(xiàn)設(shè)計(jì)簡(jiǎn)單和動(dòng)態(tài)電源管理。與使用模擬控制環(huán)路的典型電源穩(wěn)壓器不同，數(shù)字電源控制IC（DPC）使用數(shù)字電路來(lái)實(shí)現(xiàn)電源的控制環(huán)路。需要高級(jí)系統(tǒng)電源管理的客戶(hù)可以從整體解決方案成本優(yōu)勢(shì)中受益。與本文前面介紹的模擬電源穩(wěn)壓器一樣，這些DPC還集成了片上數(shù)字電源管理功能，可通過(guò)PMBus接口與系統(tǒng)控制器通信，從而通過(guò)圖形用戶(hù)界面（GUI）簡(jiǎn)化電源設(shè)計(jì)。數(shù)字控制環(huán)路IC具有以下幾個(gè)優(yōu)點(diǎn)：

縮短上市時(shí)間：無(wú)論輸出電壓如何，復(fù)雜的DPC都可以自動(dòng)補(bǔ)償控制環(huán)路，從而縮短設(shè)計(jì)時(shí)間。對(duì)于已經(jīng)受益于帶模擬控制的內(nèi)部補(bǔ)償POL的客戶(hù)，數(shù)字控制將其易用性提升到一個(gè)新的水平。

降低成本： DPC 減少了組件的數(shù)量和尺寸。輸出電容最多可減少 50%。通過(guò)使用更少的組件來(lái)提高可靠性。

改進(jìn)的性能和可靠性：對(duì) I 的響應(yīng)外瞬態(tài)得到最佳控制，從而降低 V外瞬 變?？刂扑惴ㄍㄟ^(guò)調(diào)整電壓、電流和溫度變化來(lái)提高效率。

增強(qiáng)的靈活性：DPC 簡(jiǎn)化了系統(tǒng)電源管理。系統(tǒng)電源通過(guò) PMBus 進(jìn)行控制，并且可以輕松添加或移除其他電源，以便將來(lái)進(jìn)行系統(tǒng)設(shè)計(jì)。

InTune? 數(shù)字電源

Maxim的InTune數(shù)字控制電源產(chǎn)品可輕松實(shí)現(xiàn)高性能DC-DC電源設(shè)計(jì)，濾波電容更小，效率更高。InTune數(shù)字電源技術(shù)基于“狀態(tài)空間”或“模型預(yù)測(cè)”控制，而不是競(jìng)爭(zhēng)對(duì)手使用的比例積分微分（PID）控制。結(jié)果是更快的瞬態(tài)響應(yīng)。與競(jìng)爭(zhēng)的PID控制器不同，InTune架構(gòu)使用反饋模數(shù)轉(zhuǎn)換器（ADC），將整個(gè)輸出電壓范圍數(shù)字化，從而消除了與競(jìng)爭(zhēng)控制器中使用的“窗口”ADC相關(guān)的妥協(xié)。其自動(dòng)補(bǔ)償程序基于測(cè)量參數(shù)，可在各種操作條件下提供更好的精度和效率。

圖13所示的MAX15301是一款功能齊全、靈活、高效的數(shù)字POL控制器，基于InTune架構(gòu)，具有先進(jìn)的電源管理和遙測(cè)功能。

圖 13.MAX15301典型工作電路。

審核編輯：郭婷