0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

介紹一種ISE聯(lián)合仿真轉(zhuǎn)換為Moldelsim單獨(dú)仿真的方法

FPGA技術(shù)江湖 ? 來(lái)源:網(wǎng)絡(luò)交換FPGA ? 2023-01-29 09:45 ? 次閱讀

本文是有關(guān)ISE跟Moldelsim聯(lián)合仿真的,大家在做聯(lián)合仿真的時(shí)候,必須將兩個(gè)軟件同時(shí)啟動(dòng)才可以,這樣不僅不方便,效率還非常低,每次更新一個(gè)文件,都需要從頭開(kāi)始把所有代碼都編譯一遍。同時(shí),如果把這個(gè)聯(lián)合仿真工程拷貝給別的同學(xué),那么新環(huán)境下兩個(gè)軟件的版本也最好跟原版本的版本號(hào)一致才行。鑒于以上的諸多不便,最近研究了一下,找到了一種較為合適的方法,可以把聯(lián)合仿真很方便的轉(zhuǎn)換為用ModelSim的單獨(dú)仿真。就可以有效的避免上述問(wèn)題。

詳細(xì)操作步驟

在把FPGA設(shè)計(jì)轉(zhuǎn)化為ASIC設(shè)計(jì)的過(guò)程中,有一個(gè)非常重要的步驟必不可少,那就是替換掉原FPGA工具自動(dòng)生成的IP核,在替換的過(guò)程中,需要做的一個(gè)非常重要的步驟就是需要用仿真工具單獨(dú)對(duì)設(shè)計(jì)進(jìn)行仿真,因?yàn)樵瓉?lái)的仿真可能是用FPGA工具的聯(lián)合仿真。本文就介紹一種ISE聯(lián)合仿真轉(zhuǎn)換為Moldelsim單獨(dú)仿真的方法,歡迎探討。以下是詳細(xì)操作步驟。

1、復(fù)制所需文件。

在ISE工程里面某個(gè)位置建立新文件夾,我的文件夾名為tb_new。

a6693fa0-9f5e-11ed-bfe3-dac502259ad0.jpg

找到仿真頂層的tb文件,cut_through_top_tb。


a67a1a0a-9f5e-11ed-bfe3-dac502259ad0.jpg

在ise的工程目錄下,注意是工程目錄下,找到跟頂層cut_through_top_tb相關(guān)的以下三個(gè)文件,拷貝只新建的modelsim仿真工程目錄下。

a688071e-9f5e-11ed-bfe3-dac502259ad0.jpg

在ISE工程文件夾中找到所需的文件,并復(fù)制到tb_new中,所需的文件見(jiàn)下圖所示。

a6963a1e-9f5e-11ed-bfe3-dac502259ad0.png

2、將cut_through_top_tb.fdo中的路徑修改為絕對(duì)路徑或者是相對(duì)tb_new目錄下的modelsim工程的相對(duì)路徑。

a6a37d28-9f5e-11ed-bfe3-dac502259ad0.jpg

后續(xù)的查看波形的命令,我選擇注釋掉。

這樣子可以很方便的自主操作。

a6b2d980-9f5e-11ed-bfe3-dac502259ad0.jpg

3、啟動(dòng)modelsim,新建工程,在Project_location選步驟1新建的文件夾tb_new

a6c2e71c-9f5e-11ed-bfe3-dac502259ad0.jpg

4、點(diǎn)擊close,關(guān)閉窗口。

a6d5d9f8-9f5e-11ed-bfe3-dac502259ad0.jpg

5、在命令行里輸入do cut_through_top_tb.fdo,運(yùn)行,即可看到編譯等過(guò)程。

a6e3e8e0-9f5e-11ed-bfe3-dac502259ad0.jpg

6、添加波形信號(hào),run,就能看到仿真波形了。

a6f5c984-9f5e-11ed-bfe3-dac502259ad0.jpg

遇到的問(wèn)題

1、用ISE調(diào)用modelsim仿真可能出現(xiàn)這個(gè)問(wèn)題:

a704b6f6-9f5e-11ed-bfe3-dac502259ad0.png

打開(kāi)ISE工程,右擊SimulateBehavioral Model

a71607c6-9f5e-11ed-bfe3-dac502259ad0.png

找到Compliled Library Directory

a724e638-9f5e-11ed-bfe3-dac502259ad0.jpg

將路徑改為ISE的庫(kù)文件所在目錄,然后就可以仿真了。

a7333954-9f5e-11ed-bfe3-dac502259ad0.jpg

2、如果出現(xiàn)下圖的問(wèn)題,則把modelsim安裝路徑里的modelsim.ini拷貝到工程目錄下就能解決。

a73f8146-9f5e-11ed-bfe3-dac502259ad0.jpg ?

3、如果仿真時(shí)點(diǎn)擊run等沒(méi)反應(yīng),則打開(kāi)tb_top.fdo文件(本文檔的仿真工程為tb_top),把208行的路徑修改之后就能運(yùn)行了。

a74d4f88-9f5e-11ed-bfe3-dac502259ad0.png






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA設(shè)計(jì)
    +關(guān)注

    關(guān)注

    9

    文章

    428

    瀏覽量

    26421
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1175

    瀏覽量

    119988
  • ModelSim
    +關(guān)注

    關(guān)注

    5

    文章

    172

    瀏覽量

    47013
  • ISE
    ISE
    +關(guān)注

    關(guān)注

    1

    文章

    100

    瀏覽量

    36245
  • MODELSIM仿真
    +關(guān)注

    關(guān)注

    0

    文章

    15

    瀏覽量

    7264

原文標(biāo)題:如何用ModelSim 獨(dú)立仿真ISE的仿真工程

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    介紹一種通過(guò)SystemC做RTL/C/C++聯(lián)合仿真的方法

    當(dāng)FPGA開(kāi)發(fā)者需要做RTL和C/C++聯(lián)合仿真的時(shí)候,些常用的方法包括使用MicroBlaze軟核,或者使用QEMU仿真ZYNQ的PS部
    的頭像 發(fā)表于 12-13 10:11 ?1276次閱讀
    <b class='flag-5'>介紹</b><b class='flag-5'>一種</b>通過(guò)SystemC做RTL/C/C++<b class='flag-5'>聯(lián)合</b><b class='flag-5'>仿真的</b><b class='flag-5'>方法</b>

    ISE和Modelsim聯(lián)合仿真_修訂版

    ISE和Modelsim聯(lián)合仿真_修訂版
    發(fā)表于 01-26 22:44

    Matlab2011b-simulink聯(lián)合Xilinx 14.2硬件聯(lián)合仿真問(wèn)題

    硬件聯(lián)合仿真的錯(cuò)誤,在沒(méi)有添加硬件聯(lián)合仿真之前,可以正常軟件仿真,旦硬件
    發(fā)表于 04-26 15:37

    FIR在單獨(dú)用modelsim仿真

    quartus和modelsim聯(lián)合仿真容易出現(xiàn)問(wèn)題,所以單獨(dú)用modelsim仿真,附件是modelsim
    發(fā)表于 02-17 20:21

    ISE和modelsim聯(lián)合仿真的問(wèn)題

    ISE和modelsim聯(lián)合仿真,每次在ISE修改程序后必須把原來(lái)打開(kāi)的modelsim關(guān)閉了再重新打開(kāi)嗎?
    發(fā)表于 02-21 20:40

    關(guān)于ISE14.7聯(lián)合modelsim仿真出現(xiàn)的問(wèn)題

    `小弟最近在使用ISE14.7和modelsim聯(lián)合仿真的時(shí)候出現(xiàn)了些問(wèn)題,百度很久也不能解決,特來(lái)論壇求助各位大哥!!?。≌嫘那笾。。。【唧w問(wèn)題就是在啟動(dòng)
    發(fā)表于 09-14 23:07

    ISE聯(lián)合Modelsim進(jìn)行仿真

    ISE聯(lián)合Modelsim進(jìn)行仿真,里面介紹得非常詳細(xì)
    發(fā)表于 01-12 15:01

    一種數(shù)?;旌蟂oC設(shè)計(jì)協(xié)同仿真的驗(yàn)證方法

    固網(wǎng)短信電話(huà)專(zhuān)用SoC芯片介紹一種數(shù)?;旌蟂oC設(shè)計(jì)協(xié)同仿真的驗(yàn)證方法
    發(fā)表于 04-23 06:06

    介紹一種嵌入式系統(tǒng)仿真方法

    /計(jì)數(shù)器等功能。本文介紹一種嵌入式系統(tǒng)仿真方法,通過(guò)一種特殊設(shè)計(jì)的指令集仿真器ISS將軟件調(diào)試器
    發(fā)表于 11-08 06:16

    一種數(shù)?;旌蟂oC 設(shè)計(jì)協(xié)同仿真的驗(yàn)證方法

    數(shù)模混合信號(hào)仿真已經(jīng)成為SoC芯片驗(yàn)證的重要環(huán)節(jié)。文章以款固網(wǎng)短信電話(huà)專(zhuān)用SoC芯片為例,介紹一種使用Synopsys公司的NanoSim-VCS協(xié)同
    發(fā)表于 05-15 15:41 ?19次下載

    一種數(shù)模混合SoC 設(shè)計(jì)協(xié)同仿真的驗(yàn)證方法

    數(shù)?;旌闲盘?hào)仿真已經(jīng)成為SoC芯片驗(yàn)證的重要環(huán)節(jié)。文章以款固網(wǎng)短信電話(huà)專(zhuān)用SoC芯片為例,介紹一種使用Synopsys公司的NanoSim-VCS協(xié)同
    發(fā)表于 05-15 15:41 ?5次下載

    一種通信信號(hào)傳輸仿真的實(shí)現(xiàn)方法

    【摘 要】提出了一種較為真實(shí)的仿真方法,用兩臺(tái)帶聲卡的PC機(jī)分別模擬通信系統(tǒng)中的發(fā)射機(jī)和接收機(jī),以模仿連續(xù)信號(hào)在信道中的傳輸。效果很好。
    發(fā)表于 05-22 20:09 ?2096次閱讀
    <b class='flag-5'>一種</b>通信信號(hào)傳輸<b class='flag-5'>仿真的</b>實(shí)現(xiàn)<b class='flag-5'>方法</b>

    MODELSIM仿真(適合x(chóng)ilinx ISE)

    基于Xilinx ISE的modelsim仿真教程
    發(fā)表于 11-30 15:52 ?8次下載

    減少Xilinx Ise與Modelsim聯(lián)合仿真的錯(cuò)誤方法

    我們經(jīng)常使用Xilinx Ise與Modelsim聯(lián)合仿真,但是經(jīng)常出現(xiàn)些由于庫(kù)沒(méi)有編譯而出現(xiàn)的錯(cuò)誤!下面是我總結(jié)的方法
    發(fā)表于 02-11 13:43 ?1452次閱讀
    減少Xilinx <b class='flag-5'>Ise</b>與Modelsim<b class='flag-5'>聯(lián)合</b><b class='flag-5'>仿真的</b>錯(cuò)誤<b class='flag-5'>方法</b>

    基于Xilinx ISE結(jié)合MATLAB對(duì)數(shù)字系統(tǒng)進(jìn)行聯(lián)合設(shè)計(jì)與仿真的方法設(shè)計(jì)詳解

    聯(lián)合設(shè)計(jì)與仿真的方法針對(duì)數(shù)字信號(hào)處理FPGA設(shè)計(jì)實(shí)現(xiàn)中碰到的問(wèn)題和困難,提出了有效可行的解決方法,大大提高了數(shù)字信號(hào)處理算法FPGA設(shè)計(jì)實(shí)現(xiàn)的效率,有較高的推廣應(yīng)用價(jià)值。
    發(fā)表于 07-20 11:45 ?2298次閱讀
    基于Xilinx <b class='flag-5'>ISE</b>結(jié)合MATLAB對(duì)數(shù)字系統(tǒng)進(jìn)行<b class='flag-5'>聯(lián)合</b>設(shè)計(jì)與<b class='flag-5'>仿真的</b><b class='flag-5'>方法</b>設(shè)計(jì)詳解