0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

構(gòu)成PLL頻率合成器的構(gòu)建模塊研究

星星科技指導(dǎo)員 ? 來源:ADI ? 作者:Mike Curtin and Paul ? 2023-01-30 10:19 ? 次閱讀

作者:Mike Curtin and Paul O'Brien

本系列的第一部分介紹了鎖相環(huán)(PLL),描述了基本架構(gòu)和工作原理。它還包括一個(gè)在通信系統(tǒng)中使用PLL的示例。在本系列的第二部分中,詳細(xì)研究了相位噪聲、基準(zhǔn)雜散和輸出泄漏等關(guān)鍵性能規(guī)格,并考慮了它們對(duì)系統(tǒng)性能的影響。在本系列的最后一部分中,我們將處理構(gòu)成PLL頻率合成器的一些主要構(gòu)建塊。我們還將比較整數(shù) N 和小數(shù) N 分?jǐn)?shù)架構(gòu)。該系列文章最后將總結(jié)目前市場(chǎng)上可用的VCO,并列出ADI公司頻率合成器系列。

鎖相環(huán)頻率合成器基本構(gòu)建模塊

PLL頻率合成器可以從幾個(gè)基本構(gòu)建模塊的角度來考慮。已經(jīng)涉及,現(xiàn)在將更詳細(xì)地處理它們:

鑒頻鑒相器 參考

計(jì)數(shù)器 (R) 反饋計(jì)數(shù)器 (N)

鑒頻鑒相器

頻率合成器的核心是鑒相器或鑒頻鑒相器。在這里,將參考頻率信號(hào)與VCO輸出反饋的信號(hào)進(jìn)行比較,產(chǎn)生的誤差信號(hào)用于驅(qū)動(dòng)環(huán)路濾波器和VCO。在數(shù)字PLL(DPLL)中,鑒相器或鑒頻檢波器是一個(gè)邏輯元件。三種最常見的實(shí)現(xiàn)是:

專用或(EXOR)柵極

J-K觸發(fā)器數(shù)字

鑒頻鑒波器

這里,我們僅考慮PFD,即ADF4110和ADF4210頻率合成器系列中使用的元件,因?yàn)榕cEXOR門和J-K觸發(fā)器不同,當(dāng)其處于解鎖狀態(tài)時(shí),其輸出與兩個(gè)輸入之間的頻率差成正比。

圖1顯示了PFD的一種實(shí)現(xiàn),基本上由兩個(gè)D型觸發(fā)器組成。一個(gè) Q 輸出使能一個(gè)正電流源;另一個(gè)Q輸出使能負(fù)電流源。假設(shè)在此設(shè)計(jì)中,D型觸發(fā)器是正邊沿觸發(fā)的,則狀態(tài)如下:

11 – 兩個(gè)輸出均為高電平,由 AND 門 (U3) 禁用,返回觸發(fā)器上的 CLR 引腳。

00 – P1和N1均關(guān)斷,輸出OUT基本上處于高阻抗?fàn)顟B(tài)。

10–P1 打開,N1 關(guān)閉,輸出為 V+。

01–P1 關(guān)閉,N1 打開,輸出為 V–。

pYYBAGPXKR6ABaRbAAAUU9euWi0563.gif?la=en&imgver=1

圖1.典型的PFD,使用D型觸發(fā)器。

現(xiàn)在考慮一下如果系統(tǒng)失鎖且+IN處的頻率遠(yuǎn)高于-IN處的頻率,電路的行為,如圖2所示。

pYYBAGPXKSCAWf7YAAAHjWgHTac058.gif?la=en&imgver=1

圖2.PFD 波形,頻率和相位鎖定。

由于+IN處的頻率遠(yuǎn)高于–IN處的頻率,因此輸出大部分時(shí)間都處于高電平狀態(tài)。+IN上的第一個(gè)上升沿將輸出發(fā)送為高電平,并一直保持到–IN上出現(xiàn)第一個(gè)上升沿。在實(shí)際系統(tǒng)中,這意味著輸出以及VCO的輸入被驅(qū)動(dòng)得更高,導(dǎo)致–IN的頻率增加。這正是所期望的。

如果 +IN 上的頻率遠(yuǎn)低于 –IN,則會(huì)發(fā)生相反的效果。OUT 的輸出大部分時(shí)間都處于低狀態(tài)。這將具有在負(fù)方向上驅(qū)動(dòng)VCO的效果,并再次使–IN處的頻率更接近+IN處的頻率,以接近鎖定條件。圖3顯示了輸入鎖定頻率并接近鎖相時(shí)的波形。

poYBAGPXKSKAFI8GAAALEuoIASI105.gif?la=en&imgver=1

圖3.PFD波形,處于頻率鎖定狀態(tài),但處于缺相鎖定狀態(tài)。

由于+IN是前導(dǎo)–IN,輸出是一系列正電流脈沖。這些脈沖將傾向于驅(qū)動(dòng)VCO,使–IN信號(hào)與+IN上的信號(hào)相位對(duì)齊。

發(fā)生這種情況時(shí),如果U3與U1和U2的CLR輸入之間沒有延遲元件,則輸出可能處于高阻抗模式,既不產(chǎn)生正電流脈沖,也不產(chǎn)生負(fù)電流脈沖。這不是一個(gè)好情況。VCO將漂移,直到產(chǎn)生明顯的相位誤差,并再次開始產(chǎn)生正或負(fù)電流脈沖。在相對(duì)較長(zhǎng)的一段時(shí)間內(nèi),這種循環(huán)的影響是電荷泵的輸出被PFD輸入?yún)⒖碱l率的次諧波信號(hào)調(diào)制。由于這可能是低頻信號(hào),因此環(huán)路濾波器不會(huì)衰減它,并且會(huì)在VCO輸出頻譜中產(chǎn)生非常明顯的雜散,這種現(xiàn)象稱為反沖效應(yīng)。U3 輸出與 U1 和 U2 的 CLR 輸入之間的延遲元素可確保不會(huì)發(fā)生這種情況。使用延遲元件時(shí),即使+IN和–IN完全相位對(duì)齊,電荷泵輸出端仍會(huì)產(chǎn)生電流脈沖。該延遲的持續(xù)時(shí)間等于在U3輸出端插入的延遲,稱為反沖脈沖寬度。

參考計(jì)數(shù)器

在經(jīng)典的整數(shù)N分頻頻率合成器中,輸出頻率的分辨率由施加到鑒相器的參考頻率決定。因此,例如,如果需要 200 kHz 間隔(如 GSM 電話),則參考頻率必須為 200 kHz。然而,獲得穩(wěn)定的 200kHz 頻率源并不容易。一個(gè)明智的方法是采用一個(gè)好的基于晶體的高頻源并將其劃分。例如,所需的頻率間隔可以通過從10 MHz頻率參考開始,然后將其除以50來實(shí)現(xiàn)。此方法如圖 4 中的圖表所示。

pYYBAGPXKSOAD510AAAVdIBsUGk345.gif?la=en&imgver=1

圖4.在PLL頻率合成器中使用基準(zhǔn)計(jì)數(shù)器。

反饋計(jì)數(shù)器,N

N 計(jì)數(shù)器,也稱為 N 分頻器,是設(shè)置PLL中輸入和輸出頻率之間關(guān)系的可編程元件。多年來,N 計(jì)數(shù)器的復(fù)雜性一直在增長(zhǎng)。除了一個(gè)簡(jiǎn)單的N計(jì)數(shù)器外,它還發(fā)展到包括一個(gè)預(yù)分頻器,它可以具有雙模數(shù)。

當(dāng)需要非常高的頻率輸出時(shí),這種結(jié)構(gòu)已經(jīng)發(fā)展成為使用基本N分頻結(jié)構(gòu)反饋到鑒相器所固有問題的解決方案。例如,假設(shè) 10 kHz 間隔需要 900 MHz 輸出??梢允褂?10MHz 參考頻率,R 分頻器設(shè)置為 1000。然后,反饋中的 N 值需要為 90,000 量級(jí)。這意味著至少有一個(gè)17位計(jì)數(shù)器能夠處理900 MHz的輸入頻率。

為了處理此范圍,在可編程計(jì)數(shù)器之前加上一個(gè)固定的計(jì)數(shù)器元件是有意義的,以便將非常高的輸入頻率降低到標(biāo)準(zhǔn)CMOS的工作范圍。該計(jì)數(shù)器稱為預(yù)分頻器,如圖 5 所示。

poYBAGPXKSWAe8FRAAAW3atvKwo436.gif?la=en&imgver=1

圖5.基本預(yù)分頻器。

但是,使用標(biāo)準(zhǔn)預(yù)分頻器會(huì)帶來其他并發(fā)癥。系統(tǒng)分辨率現(xiàn)在已降低(F1×頁(yè))。這個(gè)問題可以通過使用雙模預(yù)分頻器來解決(圖 6)。它具有標(biāo)準(zhǔn)預(yù)分頻器的優(yōu)點(diǎn),但不會(huì)損失任何系統(tǒng)分辨率。雙模預(yù)分頻器是一種計(jì)數(shù)器,其分頻比可以通過外部控制信號(hào)從一個(gè)值切換到另一個(gè)值。通過使用帶有A和B計(jì)數(shù)器的雙模預(yù)分頻器,仍然可以保持F的輸出分辨率1.但是,必須滿足以下條件:

poYBAGPXKSaAaITKAAAkeNuOnIA870.gif?la=en&imgver=1

圖6.雙模預(yù)分頻器

如果計(jì)數(shù)器未超時(shí),則兩個(gè)計(jì)數(shù)器的輸出信號(hào)均為高電平。

當(dāng) B 計(jì)數(shù)器超時(shí)時(shí),其輸出變?yōu)榈碗娖?,并立即將兩個(gè)計(jì)數(shù)器加載到其預(yù)設(shè)值。

加載到 B 計(jì)數(shù)器的值必須始終大于加載到 A 計(jì)數(shù)器的值。

假設(shè) B 計(jì)數(shù)器剛剛超時(shí),并且兩個(gè)計(jì)數(shù)器都已重新加載值 A 和 B。讓我們找到再次達(dá)到相同狀態(tài)所需的VCO周期數(shù)。

只要 A 計(jì)數(shù)器沒有超時(shí),預(yù)分頻器就會(huì)除以 P+1。因此,每次預(yù)分頻器計(jì)數(shù)(P+1)VCO周期時(shí),A和B計(jì)數(shù)器都將倒計(jì)時(shí)1。這意味著 A 計(jì)數(shù)器將在 ((P+1) × A) VCO 周期后超時(shí)。此時(shí),預(yù)分頻器切換到 P 分頻。也可以說此時(shí) B 計(jì)數(shù)器在超時(shí)之前仍有 (B-A) 周期要經(jīng)過。這樣做需要多長(zhǎng)時(shí)間:((B-A)×P)。系統(tǒng)現(xiàn)在回到了我們開始時(shí)的初始狀態(tài)。

實(shí)現(xiàn)此目的所需的 VCO 周期總數(shù)為:

pYYBAGPXKSiANxZoAAAGyR6pha4301.gif?la=en&imgver=1

使用雙模預(yù)分頻器時(shí),重要的是要考慮N的最低值和最高值。我們真正想要的是可以以離散整數(shù)步長(zhǎng)更改 N 的范圍??紤]表達(dá)式 N = A + BP。若要確保 N 的連續(xù)整數(shù)間距,A 必須在 0 到 (P–1) 范圍內(nèi)。然后,每次 B 遞增時(shí),都有足夠的分辨率來填充 BP 和 (B+1)P 之間的所有整數(shù)值。正如雙模預(yù)分頻器已經(jīng)指出的那樣,B 必須大于或等于 A,雙模預(yù)分頻器才能工作。由此我們可以說,在能夠以離散整數(shù)步長(zhǎng)遞增的同時(shí),可能的最小除法比是:

pYYBAGPXKSmAT9S1AAAG324gYoM603.gif?la=en&imgver=1

N 的最大值由下式給出

poYBAGPXKSqAecIUAAAGcK2xux4527.gif?la=en&imgver=1

在這種情況下一個(gè).max和B.max僅由 A 和 B 計(jì)數(shù)器的大小決定。

現(xiàn)在來看ADF4111的實(shí)際示例。
假設(shè)預(yù)分頻器被編程為 32/33。
計(jì)數(shù)器:6位意味著A可以是26- 1 = 63 B 計(jì)數(shù)器:13 位表示
B 可以是 213- 1 = 8191

poYBAGPXKSyAU8PwAAAElSixBXM615.gif?la=en&imgver=1pYYBAGPXKS-AOPkwAAAH_cIS-aY148.gif?la=en&imgver=2

ADF4110系列

前幾節(jié)中討論的構(gòu)建模塊均用于ADI公司新的N整數(shù)頻率合成器系列。ADF4110系列頻率合成器由單器件組成,ADF4210系列由雙通道版本組成。ADF4110的框圖如下所示。它包含上述參考計(jì)數(shù)器、雙模預(yù)分頻器、N 計(jì)數(shù)器和 PFD 模塊。

poYBAGPXKTCAe5gTAAA6Ag21hSM206.gif?la=en&imgver=1

圖7.ADF4110系列框圖

小數(shù)N分頻合成器

許多新興的無線通信系統(tǒng)需要本振(LO)中更快的開關(guān)和更低的相位噪聲。小數(shù)N分頻合成是實(shí)現(xiàn)這兩個(gè)目標(biāo)的一種手段。

該技術(shù)最初是在 1970 年代初開發(fā)的。這項(xiàng)早期工作主要由惠普和拉卡爾完成。該技術(shù)最初被稱為“digiphase”,但后來被普遍命名為分?jǐn)?shù)N。

在標(biāo)準(zhǔn)頻率合成器中,RF信號(hào)只能被整數(shù)除以。這就需要使用相對(duì)較低的參考頻率(由系統(tǒng)通道間距決定),并導(dǎo)致反饋中的N值很高。這兩個(gè)事實(shí)對(duì)系統(tǒng)建立時(shí)間和系統(tǒng)相位噪聲都有重大影響。低參考頻率意味著較長(zhǎng)的建立時(shí)間,而高N值意味著較大的相位噪聲。

如果反饋中可以發(fā)生分?jǐn)?shù)除法,則可以使用更高的參考頻率并仍然實(shí)現(xiàn)通道間距。這個(gè)較低的分?jǐn)?shù)也意味著較低的相位噪聲。

如果事實(shí)如此,可以通過交替除以兩個(gè)整數(shù)來實(shí)現(xiàn)在很長(zhǎng)一段時(shí)間內(nèi)除以分?jǐn)?shù)(除以 2.5 可以通過連續(xù)除以 2 和 3 來實(shí)現(xiàn))。

那么,如何除以 X 或 (X + 1)(假設(shè)小數(shù)在這兩個(gè)值之間)?好吧,可以允許數(shù)字的小數(shù)部分以參考頻率速率累積。

pYYBAGPXKTKAdbdrAAAeoawurcY196.gif?la=en&imgver=1

圖8.小數(shù)N分頻合成器。

圖9的示意圖顯示了圖8中描述的小數(shù)N分頻系統(tǒng)的時(shí)序。出于此示例的目的,我們假設(shè)分頻比為 4.6。

信號(hào) F外顯示 FREF 執(zhí)行 10 個(gè)周期期間的 46 個(gè)周期。在 FREF 生成其第一個(gè)周期期間,N 計(jì)數(shù)器需要除以 4.6。當(dāng)然,這是不可能的。它除以 4。因此,在第一個(gè)周期中,計(jì)數(shù)器輸出中“缺少”0.6個(gè)脈沖。這是使用累加器在系統(tǒng)中記憶的。累加器使用與F寄存器相同的代碼。在每個(gè)參考周期開始時(shí),累加器將F寄存器內(nèi)容添加到其先前的累積值中。因此,從時(shí)間 0 開始,累加器將跟蹤“缺失”的脈沖分?jǐn)?shù)。

在第二個(gè)參考周期中,N 計(jì)數(shù)器將再次除以 4。累加器現(xiàn)在將在第一個(gè)參考周期累積的 0.6 的基礎(chǔ)上增加 0.6。這在累加器中給出了 1.2 的值,但由于它只能存儲(chǔ)小于 1 的值,因此將生成溢出并將 0.2 保留為累加器內(nèi)容。

溢流用于激活脈沖消除電路。因此,VCO產(chǎn)生的下一個(gè)脈沖從輸入端移開至N計(jì)數(shù)器。這種脈沖去除與除以 5 而不是 4 具有相同的效果。如圖所示,累加器在第 4、5、7、9 和 10 個(gè)周期再次溢出。因此,在一系列 10 個(gè)參考周期中,有 6 個(gè)溢出,產(chǎn)生總數(shù)為 (4 × 4) + (6 × 5) = 46。這正是我們想要的。

poYBAGPXKTSAUmhjAABUR7WXacQ698.gif?la=en&imgver=1

圖9.小數(shù) N 分頻時(shí)序。

VCO制造商摘要

隨著無線通信的爆炸式增長(zhǎng),對(duì)合成器和VCO等產(chǎn)品的需求在過去五年中急劇增加。有趣的是,到目前為止,市場(chǎng)一直由兩組不同的制造商提供服務(wù)。下面列出了VCO領(lǐng)域的一些參與者。這個(gè)列表并不是包羅萬象的,而是讓讀者對(duì)一些主要參與者有所了解。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    35

    文章

    576

    瀏覽量

    87545
  • 頻率合成器
    +關(guān)注

    關(guān)注

    5

    文章

    212

    瀏覽量

    32300
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    767

    瀏覽量

    134856
  • 計(jì)數(shù)器
    +關(guān)注

    關(guān)注

    32

    文章

    2241

    瀏覽量

    93974
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    1990

    瀏覽量

    60871
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    關(guān)于相位鎖定環(huán)(PLL)頻率合成器的設(shè)計(jì)和分析

    本篇文章是關(guān)于相位鎖定環(huán)(PLL)頻率合成器的設(shè)計(jì)和分析,重點(diǎn)討論了相位噪聲和頻率噪聲的測(cè)量、建模和仿真方法。文章以設(shè)計(jì)一個(gè)假想的
    的頭像 發(fā)表于 10-26 15:30 ?1273次閱讀
    關(guān)于相位鎖定環(huán)(<b class='flag-5'>PLL</b>)<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的設(shè)計(jì)和分析

    如何利用FPGA設(shè)計(jì)PLL頻率合成器?

    。本文結(jié)合FPGA技術(shù)、鎖相環(huán)技術(shù)、頻率合成技術(shù),設(shè)計(jì)出了一個(gè)整數(shù)/半整數(shù)頻率合成器,能夠方便地應(yīng)用于鎖相環(huán)教學(xué)中,有一定的實(shí)用價(jià)值。那么有誰知道具體該如何利用FPGA設(shè)計(jì)
    發(fā)表于 07-30 07:55

    什么是PLL頻率合成器?

    問:什么是PLL頻率合成器?
    發(fā)表于 09-17 19:00

    DDS PLL短波頻率合成器設(shè)計(jì)

    本文討論了DDS+PLL 結(jié)構(gòu)頻率合成器硬件電路設(shè)計(jì)中需要考慮的幾方面問題并給出了設(shè)計(jì)原則,依此原則我們?cè)O(shè)計(jì)了一套短波波段頻率合成器,實(shí)驗(yàn)結(jié)
    發(fā)表于 09-07 16:07 ?34次下載

    采用PLL頻率合成器電路圖

    采用PLL頻率合成器電路圖
    發(fā)表于 07-20 11:38 ?1205次閱讀
    采用<b class='flag-5'>PLL</b>的<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>電路圖

    頻率合成器,頻率合成器原理及作用是什么?

    頻率合成器,頻率合成器原理及作用是什么? 所謂的頻率合成器,就是以一個(gè)精確度、穩(wěn)定度極好的石英
    發(fā)表于 03-23 11:04 ?1.5w次閱讀

    基于DDS芯片和集成鎖相芯片構(gòu)成的寬頻合成器設(shè)計(jì)

    摘 要:結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn),研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分辨率、低雜散、寬頻段
    發(fā)表于 06-25 13:53 ?2680次閱讀
    基于DDS芯片和集成鎖相芯片<b class='flag-5'>構(gòu)成</b>的寬頻<b class='flag-5'>合成器</b>設(shè)計(jì)

    DDS-PLL組合跳頻頻率合成器

    DDS-PLL組合跳頻頻率合成器,有需要的都可以看看。
    發(fā)表于 07-20 15:48 ?43次下載

    DDS-PLL組合跳頻頻率合成器

    學(xué)習(xí)單片機(jī)電路圖的很好的資料——DDS-PLL組合跳頻頻率合成器
    發(fā)表于 11-03 15:15 ?0次下載

    基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

    結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn),研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分 辨率、低雜散、寬頻段
    發(fā)表于 10-27 17:54 ?9次下載
    基于DDS驅(qū)動(dòng)<b class='flag-5'>PLL</b>結(jié)構(gòu)的寬帶<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的設(shè)計(jì)與實(shí)現(xiàn)

    基于FPGA與PLL頻率合成技術(shù)設(shè)計(jì)的整數(shù)/半整數(shù)頻率合成器

    頻率合成器主要有直接式、鎖相式、直接數(shù)字式和混合式4種。目前,鎖相式和數(shù)字式容易實(shí)現(xiàn)系列化、小型化、模塊化和工程化,性能也越來越好,已逐步成為最為典型和廣泛的應(yīng)用頻率
    的頭像 發(fā)表于 01-07 09:52 ?3344次閱讀
    基于FPGA與<b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成</b>技術(shù)設(shè)計(jì)的整數(shù)/半整數(shù)<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>

    零延遲時(shí)鐘頻率合成器技術(shù)應(yīng)用分解

    架構(gòu) 集成零延遲時(shí)鐘頻率合成器至少需要三個(gè)構(gòu)建模塊(見圖1)。第一個(gè)構(gòu)建模塊是鎖相環(huán)(PLL),它可以是常見的模擬類型或較新型的全數(shù)字設(shè)計(jì)。
    的頭像 發(fā)表于 09-04 09:41 ?4738次閱讀
    零延遲時(shí)鐘<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>技術(shù)應(yīng)用分解

    PLL頻率合成器的主要構(gòu)建模塊詳細(xì)資料說明

    PLL 頻率合成器基本構(gòu)建模塊 PLL 頻率合成器
    發(fā)表于 12-03 01:47 ?21次下載
    <b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的主要<b class='flag-5'>構(gòu)建模塊</b>詳細(xì)資料說明

    UG-161:PLL頻率合成器評(píng)估板

    UG-161:PLL頻率合成器評(píng)估板
    發(fā)表于 03-20 09:54 ?6次下載
    UG-161:<b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>評(píng)估板

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋 我們要搞清楚
    的頭像 發(fā)表于 02-24 18:19 ?9297次閱讀
    <b class='flag-5'>pll</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>工作原理與<b class='flag-5'>pll</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的原理圖解釋