剖析Armv8-A的AArch64寄存器

今天來簡單研究一下Armv8-A的AArch64寄存器。

根據(jù)指令使用數(shù)據(jù)的方式, 指令系統(tǒng)可分為堆棧型、累加器型和寄存器型。寄存器型又可以進(jìn)一步分為寄存器-寄存器型和寄存器-存儲(chǔ)器型。

• 堆棧型。堆棧型指令又稱零地址指令, 其操作數(shù)都在棧頂, 在運(yùn)算指令中不需要指定操作數(shù), 默認(rèn)對棧頂數(shù)據(jù)進(jìn)行運(yùn)算并將結(jié)果壓回棧頂。
• 累加器型。累加器型指令又稱單地址指令, 包含一個(gè)隱含操作數(shù)——累加器, 另一個(gè)操作數(shù)在指令中指定, 結(jié)果寫回累加器中。
• 寄存器-存儲(chǔ)器型。在這種類型的指令系統(tǒng)中, 每個(gè)操作數(shù)都由指令顯式指定, 操作數(shù)為寄存器和內(nèi)存單元。
• 寄存器-寄存器型。在這種類型的指令系統(tǒng)中, 每個(gè)操作數(shù)也由指令顯式指定, 但除了訪存指令外的其他指令的操作數(shù)都只能是寄存器。

寄存器-寄存器型指令系統(tǒng)中，運(yùn)算指令的操作數(shù)只能來自寄存器, 不能來自存儲(chǔ)器, 所有的訪存都必須顯式的通過load和store指令來完成, 所以寄存器-寄存器型又被稱為load-store型。使用寄存器的優(yōu)勢在于, 寄存器的訪問速度快, 便于編譯器的調(diào)度優(yōu)化, 并可以充分利用局部性原理, 大量的操作可以在寄存器中完成。此外, 寄存器-寄存器型的另一個(gè)優(yōu)勢是寄存器之間的相關(guān)性容易判斷, 容易實(shí)現(xiàn)流水線、多發(fā)射和亂序執(zhí)行等方法。當(dāng)今的指令系統(tǒng)主要是寄存器-寄存器型。（以上內(nèi)容摘自《計(jì)算機(jī)體系結(jié)構(gòu)基礎(chǔ)》）

說了這么多，就是想強(qiáng)調(diào)一下在Armv8-A中寄存器的重要性。

在AArch64應(yīng)用級(jí)角度，一個(gè)PE（Process Element）具有下列寄存器：

31個(gè)通用寄存器， R0 - R30，其中64-bit的寄存器命名為X0 – X30，而32位的寄存器命名為W0 -W30。

零寄存器XZR（64-bit）和WZR（32-bit）。

一個(gè)64-bit的堆棧指針（Stack Pointer）寄存器，堆棧指針的最低有效32位可以使用寄存器WSP訪問。

一個(gè)64-bit的程序計(jì)數(shù)器（Program Counter），用于保存當(dāng)前指令地址。軟件無法直接寫入PC。

32個(gè)SIMD（Single Instruction Multiple Data）&FP（Float Point）寄存器，V0 – V31。其中，128-bit的寄存器命名為Q0 -Q31；64-bit的命名為D0 – D31；32-bit的命名為S0 – S31；16-bit的命名為H0 -H31；8-bit的命名為B0 – B31。

一個(gè)64-bit的SIMD&FP控制寄存器FPCR。

一個(gè)64-bit的SIMD&FP狀態(tài)寄存器FPSR。

三十二個(gè)可擴(kuò)展向量寄存器（Scalable Vector registers），Z0 – Z31，寄存器寬度取決于具體實(shí)現(xiàn)，在128-1024 bit之間。

十六個(gè)可擴(kuò)展斷言寄存器（Scalable Predicate registers），P0 - P15。

一個(gè)專用SVE第一故障寄存器FFR（First Fault Register）。

一個(gè)處理器狀態(tài)寄存器PSTATE，它是處理器狀態(tài)信息的集合，包括條件標(biāo)記寄存器NZCV，異常屏蔽寄存器DAIF，SP選擇寄存器SPSEL、異常等級(jí)寄存器CurrentEL等。下圖是PSTATE的字段定義。

在AArch64下，PSTATE字段使用以下專用（Special-Purpose）寄存器訪問，通過MRS指令直接讀取，通過MSR指令直接寫入。

NZCV寄存器比較簡單，如下圖。N是負(fù)數(shù)條件標(biāo)志位，如果最后一個(gè)標(biāo)志設(shè)置指令的結(jié)果為負(fù)，則N=1；Z是0條件標(biāo)志位，如果最后一個(gè)標(biāo)志設(shè)置指令的結(jié)果為零，則Z=1，否則Z=0；C是進(jìn)位條件標(biāo)志位，如果最后一個(gè)標(biāo)志設(shè)置指令導(dǎo)致進(jìn)位情況發(fā)生，則C=1；V是溢出條件標(biāo)志位，如果最后一個(gè)標(biāo)志設(shè)置指令導(dǎo)致溢出情況發(fā)生，則V=1。其它位是保留位。

D是處理器狀態(tài)調(diào)試屏蔽位；A是系統(tǒng)錯(cuò)誤（SError）中斷屏蔽位；I是IRQ屏蔽位；F是FIQ屏蔽位。其它位是保留位。

CurrentEL是當(dāng)前異常等級(jí)寄存器，

SPSel（Stack Pointer Select）是堆棧指針選擇寄存器，如下圖，只有一個(gè)有效位。0b0表示在所有異常級(jí)別使用SP_EL0；0b1表示在異常級(jí)別ELx使用SP_ELx。

PAN（Privileged Access Never）是特權(quán)訪問禁止寄存器。0b0表示特權(quán)讀寫不被此機(jī)制禁用；0b1表示禁用對EL0級(jí)別可訪問地址的特權(quán)讀寫訪問。

UAO（User Access Override）是用戶訪問覆蓋寄存器。

DIT（Data Independent Timing）是數(shù)據(jù)獨(dú)立時(shí)序寄存器。0b0表示該架構(gòu)沒有說明任何指令的時(shí)序?qū)傩浴?/p>

SSBS是Speculative Store Bypass Safe（翻譯不出來了）。0b0表示不允許硬件進(jìn)行推測性load/store。

TCO（Tag Check Override）是標(biāo)記檢查覆蓋寄存器。改為表示是否允許全局禁用內(nèi)存標(biāo)記檢查。0b0表示load/store不受影響；0b1表示load/store不被檢查。

ALLINT（All Interrupt Mask Bit）是全部中斷屏蔽寄存器。

AArch64的專用寄存器除了上述，還有很多其它的。

此外，AArch64中還有大量的系統(tǒng)寄存器（System Registers）。系統(tǒng)寄存器為執(zhí)行控制、狀態(tài)和一般系統(tǒng)配置提供支持。大多數(shù)系統(tǒng)寄存器在EL0異常等級(jí)時(shí)不可訪問。然而，一些系統(tǒng)寄存器可以配置為允許執(zhí)行在EL0等級(jí)的軟件進(jìn)行訪問?？梢詮腅L0訪問的寄存器包括：

• Cache ID registers
• Debug registers
• Performance Monitors registers
• Activity Monitors registers
• Thread ID registers
• Timer registers

前面講GIC的時(shí)候提到過，ARM把一些中斷相關(guān)的寄存器從GIC中剝離出來，放到了CPU interface中。在GICv2時(shí)，這些寄存器可以設(shè)計(jì)成系統(tǒng)寄存器，也可以設(shè)計(jì)成尋址訪問的寄存器，但是到了GICv3，要求這些寄存器必須是系統(tǒng)寄存器。

對于系統(tǒng)寄存器的訪問，也是通過MSR和MRS指令。

本次介紹的寄存器只是AArch64中全部寄存器的冰山一角，實(shí)際的寄存器遠(yuǎn)遠(yuǎn)多于今天提到的這些。ARM專門提供了一篇描述Armv8-A寄存器的文檔，有四千多頁。