MAX77812為四相、大電流、降壓轉(zhuǎn)換器,適用于高端游戲機(jī)、VR/AR耳機(jī)、數(shù)碼單反相機(jī)、無(wú)人機(jī)、網(wǎng)絡(luò)交換機(jī)和路由器,以及使用多核處理器的FPGA系統(tǒng)。MAX77812具有工廠可編程OTP(一次性可編程)選項(xiàng),用于定制啟動(dòng)順序和用于關(guān)斷序列的單獨(dú)寄存器設(shè)置。本文檔說(shuō)明如何對(duì)這些寄存器進(jìn)行編程,并提供一個(gè)示例。
介紹
MAX77812支持主相之間的可編程啟動(dòng)和關(guān)斷。啟動(dòng)和關(guān)斷序列由 GPI 的 EN 引腳或GLB_EN功能啟動(dòng)。主相之間的啟動(dòng)和關(guān)斷延遲時(shí)間可在0ms至62ms (32級(jí))范圍內(nèi)設(shè)置,延遲時(shí)間步長(zhǎng)為1ms/2ms。
啟動(dòng)和關(guān)斷順序設(shè)置
啟動(dòng)順序由STUP_DLYx寄存器設(shè)置,默認(rèn)值為工廠編程選項(xiàng)(有關(guān)詳細(xì)信息,請(qǐng)參見(jiàn)數(shù)據(jù)手冊(cè)中的“訂購(gòu)信息”部分),而關(guān)斷延遲寄存器(SHDN_DLYx)的默認(rèn)值是固定的,默認(rèn)情況下主相之間沒(méi)有延遲時(shí)間。
當(dāng)CE引腳為高電平(待機(jī)模式)時(shí),用戶可以通過(guò)串行接口覆蓋啟動(dòng)和關(guān)斷寄存器。
請(qǐng)注意,一旦啟動(dòng)序列,M1(主1)始終處于打開(kāi)狀態(tài),沒(méi)有可編程延遲。
如果在啟動(dòng)或關(guān)斷序列之前,GPI0/1 的 EN_Mx 位或Mx_EN功能打開(kāi)了任何主相,則啟動(dòng)或關(guān)斷事件對(duì)已打開(kāi)的主相是透明的。
例如,如果我們希望在10+1+1+1相配置的主相之間有1ms的延遲時(shí)間,STUP_DLYx寄存器可以按如下方式編程(寄存器編程詳細(xì)信息見(jiàn)表1至表7):
延遲時(shí)間步長(zhǎng):通過(guò)設(shè)置 DLY_STEP = 1 為 0ms
從 M1 到 M2 的延遲時(shí)間:通過(guò)設(shè)置 M10_STUP_DLY[2:4] = 0b 為 01010ms
從 M1 到 M3 的延遲時(shí)間:通過(guò)設(shè)置 M20_STUP_DLY[3:4] = 0b 為 10100ms
從 M1 到 M4 的延遲時(shí)間:通過(guò)設(shè)置 M30_STUP_DLY[4:4] = 0b 為 11110ms
圖1中的圖表顯示了典型的啟動(dòng)和關(guān)斷順序。
圖1.啟動(dòng)和關(guān)閉順序。
地址 0x07 |
模式 R/W |
類型: O | 復(fù)位值:0x00 (OTP) | |
---|---|---|---|---|
位 | 名字 | 波爾 | 描述 | |
7 | DLY_STEP | 0 |
延遲時(shí)間步長(zhǎng)選擇 0: 1ms 1: 2ms |
|
6:5 | 保留 | 00 | ||
4:0 | M2_STUP_DLY[4:0] | 0 0000 |
降壓穩(wěn)壓主控 2 啟動(dòng)延遲時(shí)間設(shè)置(從 EN 引腳或 GLB_EN 上升沿的延遲) 0 0000b = 0ms 0 0001b = 1 x DLY_STEP 0 0010b = 2 x DLY_STEP · · · · · · 1 1110b = 30 x DLY_STEP 1 1111b = 31 x DLY_STEP |
地址 0x08 |
模式 R/W |
類型: O | 復(fù)位值:0x00 (OTP) | |
---|---|---|---|---|
位 | 名字 | 波爾 | 描述 | |
7:5 | 保留 | 000 | ||
4:0 | M3_STUP_DLY[4:0] | 0 0000 |
降壓穩(wěn)壓主控 3 啟動(dòng)延遲時(shí)間設(shè)置(從 EN 引腳或 GLB_EN 上升沿的延遲) 0 0000b = 0ms 0 0001b = 1 x DLY_STEP 0 0010b = 2 x DLY_STEP · · · · · · 1 1110b = 30 x DLY_STEP 1 1111b = 31 x DLY_STEP |
地址 0x09 |
模式 R/W |
類型: O | 復(fù)位值:0x00 (OTP) | |
---|---|---|---|---|
位 | 名字 | 波爾 | 描述 | |
7:5 | 保留 | 000 | ||
4:0 | M4_STUP_DLY[4:0] | 0 0000 |
降壓穩(wěn)壓主控 4 啟動(dòng)延遲時(shí)間設(shè)置(從 EN 引腳或 GLB_EN 上升沿的延遲) 0 0000b = 0ms 0 0001b = 1 x DLY_STEP 0 0010b = 2 x DLY_STEP · · · · · · 1 1110b = 30 x DLY_STEP 1 1111b = 31 x DLY_STEP |
地址 0x0A |
模式 R/W |
類型: O | 復(fù)位值:0x00 (OTP) | |
---|---|---|---|---|
位 | 名字 | POR | 描述 | |
7:5 | 保留 | 000 | ||
4:0 | M1_SHDN_DLY[4:0] | 0 0000 |
降壓穩(wěn)壓主控器 1 關(guān)斷延遲時(shí)間設(shè)置(來(lái)自 EN 引腳或 GLB_EN 下降沿的延遲) 0 0000b = 0ms 0 0001b = 1 x DLY_STEP 0 0010b = 2 x DLY_STEP · · · · · · 1 1110b = 30 x DLY_STEP 1 1111b = 31 x DLY_STEP |
地址 0x0B |
模式 R/W |
類型: O | 復(fù)位值:0x00 (OTP) | |
---|---|---|---|---|
位 | 名字 | POR | 描述 | |
7:5 | 保留 | 000 | ||
4:0 | M2_SHDN_DLY[4:0] | 0 0000 |
降壓穩(wěn)壓主控器 2 關(guān)斷延遲時(shí)間設(shè)置(來(lái)自 EN 引腳或 GLB_EN 下降沿的延遲) 0 0000b = 0ms 0 0001b = 1 x DLY_STEP 0 0010b = 2 x DLY_STEP · · · · · · 1 1110b = 30 x DLY_STEP 1 1111b = 31 x DLY_STEP |
地址 0x0C |
模式 R/W |
類型: O | 復(fù)位值:0x00 (OTP) | |
---|---|---|---|---|
位 | 名字 | POR | 描述 | |
7:5 | 保留 | 000 | ||
4:0 | M4_SHDN_DLY[4:0] | 0 0000 |
降壓穩(wěn)壓主控器 4 關(guān)斷延遲時(shí)間設(shè)置(來(lái)自 EN 引腳或 GLB_EN 下降沿的延遲) 0 0000b = 0ms 0 0001b = 1 x DLY_STEP 0 0010b = 2 x DLY_STEP · · · · · · 1 1110b = 30 x DLY_STEP 1 1111b = 31 x DLY_STEP |
地址 0x0D |
模式 R/W |
類型: O | 復(fù)位值:0x00 (OTP) | |
---|---|---|---|---|
位 | 名字 | POR | 描述 | |
7:5 | 保留 | 000 | ||
4:0 | M3_SHDN_DLY[4:0] | 0 0000 |
降壓穩(wěn)壓主控器 3 關(guān)斷延遲時(shí)間設(shè)置(來(lái)自 EN 引腳或 GLB_EN 下降沿的延遲) 0 0000b = 0ms 0 0001b = 1 x DLY_STEP 0 0010b = 2 x DLY_STEP · · · · · · 1 1110b = 30 x DLY_STEP 1 1111b = 31 x DLY_STEP |
審核編輯:郭婷
-
處理器
+關(guān)注
關(guān)注
68文章
19100瀏覽量
228817 -
FPGA
+關(guān)注
關(guān)注
1625文章
21624瀏覽量
601245 -
寄存器
+關(guān)注
關(guān)注
31文章
5294瀏覽量
119820
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論