深入了解digiPOT規(guī)范和架構可增強交流性能

數字電位計 （digiPOT） 提供了一種方便的方式來調整傳感器、電源或其他需要某種類型校準的設備的交流或直流電壓或電流輸出，時序、頻率、對比度、亮度、增益和失調調整只是其中的一小部分。數字設置幾乎避免了與機械電位計相關的所有問題，例如物理尺寸、機械磨損、游標污染、電阻漂移以及對振動、溫度和濕度的敏感性，并消除了由于需要螺絲刀訪問而導致的布局不靈活性。

digiPOT 可用于兩種不同的模式：電位計或變阻器。在電位計模式下，如圖1所示，有三個端子可用;信號連接在端子 A 和 B 上，而端子 W（如游標）提供衰減的輸出電壓。當數字比率控制輸入全為零時，游標通常連接到端子B。

圖1.電位計模式。

當游標硬連線到任一端時，電位計變成一個簡單的可變電阻或變阻器，如圖2所示。變阻器模式允許更小的外形尺寸，因為需要的外部引腳更少。一些數字POT只能作為變阻器使用。

圖2.變阻器模式。

對 digiPOT 電阻端子上出現的電流或電壓的極性沒有限制，但交流信號的幅度不能超過電源軌 （VDD和 V黨衛(wèi)軍）—當器件在變阻器模式下工作時，應限制最大電流或電流密度，尤其是在較低電阻設置下。

典型應用

信號衰減是電位計模式固有的，因為器件基本上是一個分壓器。輸出信號定義為：V外= V在×(R代數轉換器/R罐），其中R罐是 digiPOT 的標稱端到端電阻，并且R代數轉換器是W和輸入信號的參考引腳（通常是端子B）之間的數字選擇電阻，如圖3所示。

圖3.信號衰減器。

信號放大需要一個有源元件，通常是反相或同相放大器?？梢允褂秒娢挥嫽蜃冏杵髂Ｊ剑⒕哂羞m當的增益公式。

圖4所示為一個同相放大器，該器件用作電位計，通過反饋調節(jié)增益。由于輸出的分數反饋，R嗖嗖/（R工 務 局+ R嗖嗖)，必須等于輸入，理想化增益為

圖4.電位計模式下的同相放大器。

該電路的增益與R嗖嗖，迅速增加為R嗖嗖接近零，定義雙曲傳遞函數。要限制最大增益，請插入一個串聯電阻R嗖嗖（以及增益方程的分母）。

如果需要線性增益關系，變阻器模式可與固定外部電阻結合使用，如圖5所示;增益現在定義為：

圖5.變阻器模式下的同相放大器。

為獲得最佳性能，請將較低電容端子（較新器件中的W引腳）連接到運算放大器輸入。

數字POT在信號放大方面的優(yōu)勢

圖4和圖5所示電路具有高輸入阻抗和低輸出阻抗，可以處理單極性和雙極性信號。digiPOT可用于游標操作，通過固定外部電阻在更小的范圍內提供更高的分辨率，并可用于帶或不帶信號反轉的運算放大器電路。此外，它們還具有較低的溫度系數——電位計模式下通常為 5 ppm/°C，變阻器模式下通常為 35 ppm/°C。

用于信號放大的 digiPOT 的局限性

處理交流信號時，digiPOT 性能受到帶寬和失真的限制。帶寬是可以通過 digiPOT 的最大頻率，由于寄生分量，衰減小于 3 dB?？傊C波失真（THD）——這里定義為接下來四個諧波的均方根和與輸出基波值之比——是信號通過器件時衰減的量度。這些規(guī)范隱含的性能限制是由內部 digiPOT 架構引起的。分析將有助于充分了解這些規(guī)格并減少其負面影響。

內部架構已從經典串行電阻陣列（如圖6a所示）演變?yōu)榉侄问郊軜嫞ㄈ鐖D6b所示）。主要改進是減少了所需的內部開關數量。在第一種情況下，串行拓撲，交換機的數量為N = 2n，其中 n 是以位為單位的分辨率。n = 10 時，需要 1024 個開關。

圖6.a） 傳統(tǒng)架構。b） 分段架構。

專有（專利）分段架構使用級聯連接，最大限度地減少交換機總數。圖 6b 的示例顯示了一個兩段架構，由兩種類型的模塊組成：左側為 MSB，右側為 LSB。

左邊的上塊和下塊是粗位（MSB段）的開關串。右邊的塊是一串用于精細位（LSB段）的開關。MSB 開關建立與 R 的粗略近似值一個/RB率。由于LSB串的總電阻等于MSB串中的單個電阻元件，因此LSB開關在主串的任何點建立比率的精細部分。A 和 B MSB 交換機采用互補編碼。

分段架構中的交換機數量為：

N = 2m + 1+ 2n – m,

其中 n 是 MSB 字中的總位數，m 是分辨率的位數。例如，如果 n = 10 且 m = 5，則需要 96 個開關。

與傳統(tǒng)字符串相比，分段方案需要的開關更少：

差值 = 2n– (2m+ 1 + 2n – m)

在此示例中，節(jié)省的費用將是

1024 – 96 = 928！

在這兩種架構中，開關負責在不同的電阻值之間進行選擇，因此了解模擬開關中的交流誤差源非常重要。這些 CMOS（互補金屬氧化物半導體）開關由并聯的 P 溝道和 N 溝道 MOSFET 組成。該基本雙邊開關保持相當恒定的電阻（R上） 表示最高至全電源軌的信號。

帶寬

圖7顯示了影響CMOS開關交流性能的寄生元件。

圖7.CMOS 交換機型號。

CDS= 漏源電容;CD= 漏極-柵極 + 漏極-大容量電容;CS= 源極門 + 源極大容量電容。

傳遞關系在下面的等式中定義，其中應用了這些假設：

源阻抗為 0 Ω

無外部負載貢獻

沒有來自的貢獻CDS

R低音水平 << RMSB

其中：

傳遞方程具有許多因子，并且在某種程度上依賴于代碼，因此使用以下進一步的假設來簡化方程

這CDS貢獻在傳遞方程中增加了一個零，但由于這通常發(fā)生在比極點高得多的頻率下，因此RC低通濾波器是主要響應。簡化方程的一個很好的近似值是：

帶寬 （BW） 定義為：

哪里CL是負載電容。

BW 依賴于代碼，最壞的情況是當代碼處于半刻度時，數字值為 29AD512和5292的= 27AD128為5291（見附錄）。圖8顯示了低通濾波效應與各種標稱電阻和負載電容值的代碼函數關系。

圖8.各種電阻值的最大帶寬與負載電容的關系。

應考慮PCB板的寄生走線電容，否則最大帶寬將低于預期;軌道電容可以直接計算為

例如，假設FR4板材料具有兩個信號層和電源/接地層，則εR= 4，軌道長度 = 3 厘米，寬度 = 1.2 毫米，層間距離 = 0.3 毫米;總軌道電容約為4 pF。

失真

THD用于量化器件作為衰減器的非線性度。這種非線性是由于內部開關及其R上隨電壓變化。幅度失真的夸大示例如圖9所示。

圖9.失真。

與單個內部無源電阻的電阻相比，開關的RON非常小，其在整個信號范圍內的變化甚至更小。圖10顯示了一個典型的導通電阻特性。

圖 10.CMOS電阻。

電阻曲線取決于電源電壓軌;內部開關具有最低R上在最大電源電壓下的變化。如果電源電壓降低，R上變化，因此非線性增加。圖 11 比較了 RON低壓 digiPOT 的兩個電源電平變化。

圖 11.開關電阻變化與電源電壓的關系

THD取決于多個因素，因此難以量化，但假設R的變化為10%上，以下等式可用作粗略近似：

作為一般規(guī)則，標稱數字POT電阻越高（R罐），THD 越好，因為分母越大。

權衡取舍

失真和帶寬都隨著增加而降低R罐，因此不可能在不懲罰另一個規(guī)范的情況下改進一個規(guī)范。因此，電路設計人員必須選擇合適的平衡點。在器件設計層面也是如此，因為IC設計人員必須平衡設計公式中的參數：

偏 置

從實用的角度來看，必須充分利用這些規(guī)格。當使用digiPOT通過容性耦合衰減交流信號時，如果信號偏置到電源的中間值，則可實現最低的失真。這意味著開關正在處理電阻特性的最線性部分。

一種方法是使用雙電源，簡單地將電位計接地至電源公共電源。然后，信號可以具有正負擺動。另一種方法是，如果需要單電源，或者特定的digiPOT不支持雙電源，則添加VDD/2交流信號。必須在兩個電阻端子上增加該失調電壓，如圖12所示。

圖 12.單電源交流信號調理。

如果需要信號放大器，則采用雙電源的反相放大器（如圖13所示）優(yōu)于同相放大器，原因有二：

提供更好的THD性能，因為反相引腳上的虛擬地會將開關電阻集中在電壓范圍的中間。

由于反相引腳處于虛擬地，游標電容CDLSB，幾乎被取消以獲得帶寬的小幅增加（但必須注意電路穩(wěn)定性）。

圖 13.使用帶有反相放大器的 digiPOT 進行可調放大。

附錄—關于AD5291/AD5292

256/1024位數字電位計精度為1%，可編程20次

AD5291/AD5292數字電位計如圖14所示，具有256/1024位分辨率。提供 20 kΩ、50 kΩ 和 100 kΩ 的端到端電阻選項，容差優(yōu)于 1%，變阻器模式下的溫度系數為 35 ppm/°C，分壓器模式下的溫度系數為 5 ppm/°C（比率）。這些器件執(zhí)行與機械電位計相同的電子調節(jié)功能，但更小、更可靠。其游標位置可通過SPI兼容接口進行調整。在熔斷保險絲以固定游標位置之前，可以進行無限制的調整，該過程類似于將環(huán)氧樹脂放在機械修剪器上。此過程最多可重復20次（“去除環(huán)氧樹脂”）。AD9/AD33采用9 V至16 V單電源或±5 V至±5291.5292 V雙電源供電，功耗為8 μW。采用 14 引腳 TSSOP 封裝，額定溫度范圍為 –40°C 至 +105°C。

圖 14.AD5291/AD5292功能框圖

審核編輯：郭婷