0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CMOS工藝下的BJT你了解多少?

jf_78858299 ? 來(lái)源:日芯說(shuō) ? 作者:日芯說(shuō) ? 2023-02-02 14:00 ? 次閱讀

有沒(méi)有同學(xué)好奇,作為模擬芯片設(shè)計(jì)師,幾乎都在用CMOS工藝,大部分電路也是用的MOSFET,很少用BJT去設(shè)計(jì)大規(guī)模電路,那么,到底應(yīng)該對(duì)BJT這種device掌握到什么level呢?

其實(shí)我也不能下定論,我就說(shuō)說(shuō)我的掌握程度吧。

當(dāng)然BJT基本的工作原理肯定要掌握的。

本文談一談BJT這個(gè)device、以及模擬IC設(shè)計(jì)師眼中對(duì)BJT的了解程度(只用過(guò)CMOS工藝的模擬IC設(shè)計(jì)師)。

BJT即三極管,分為PNP和NPN型,簡(jiǎn)單示意圖如下圖所示。

圖片

NPN和PNP

以NPN為例,其剖面圖如下圖,PNP的剖面圖想必你肯定也知道了。

圖片

NPN的剖面圖

說(shuō)到這里,大家是不是好奇,具體到某一種工藝中,BJT的剖面圖會(huì)是什么樣子的?

讀研三年和工作幾個(gè)月,我只用過(guò)一種工藝,那就是大家都知道的CMOS工藝。

其實(shí),“正宗”的BJT應(yīng)該是用Bipolar工藝制造的。但是現(xiàn)實(shí)用這種工藝不多,很多年前,確實(shí)會(huì)用這種工藝,由于Bipolar工藝process繁多,價(jià)格也比CMOS工藝貴,集成度也遠(yuǎn)輸于CMOS,慢慢大家都不怎么用Bipolar工藝了。

在CMOS工藝中,BJT的制作和Bipolar不同,可以說(shuō),CMOS工藝中,不是“正宗”的BJT device,而是一種寄生的BJT。

不知道有沒(méi)有認(rèn)真的同學(xué)發(fā)現(xiàn),你所用的單純的CMOS工藝中,只有PNP的BJT而沒(méi)有NPN的BJT?

在沒(méi)有DNW的CMOS工藝中,的確如此,且一般是縱向的寄生PNP三極管。why?

因?yàn)椋瑳](méi)有DNW的工藝中,只有全局P-sub是和P+是P型半導(dǎo)體,這里P-sub充當(dāng)PNP的一個(gè)“P”,即集電極,P+充當(dāng)PNP的另一個(gè)“P”,即發(fā)射極,n-well充當(dāng)PNP的“N”,即基極,而不是Bipolar工藝真正意義上的N和P。

PS:至于為什么是縱向的而不是橫向的PNP,原因作者也布吉島啦。

這里,全局P-sub襯底永遠(yuǎn)接VSS。

圖片

CMOS工藝中的縱向寄生PNP

看到這里,知道為什么普通CMOS工藝沒(méi)有NPN了嗎?

NPN正常工作的時(shí)候,基極發(fā)射極電壓Vbe應(yīng)大于其開(kāi)啟電壓,也就是說(shuō)基極電位大于0,但是CMOS工藝中p-sub永遠(yuǎn)是VSS不可能大于0,因此p-sub是不能做NPN的基極的。

有同學(xué)會(huì)問(wèn)了,能不能用兩個(gè)n-well做NPN的兩個(gè)“N”,用P+做NPN的“P”呢?

答案是不能。why?n-well外面的P+就是襯底接觸,也是接VSS的。

這里,建議有興趣的同學(xué)可以仔細(xì)畫(huà)一畫(huà)這些寄生BJT的剖面圖,結(jié)合CMOS工藝的特點(diǎn)進(jìn)行分析,牢記BJT中遵循發(fā)射結(jié)正偏,集電結(jié)反偏的原理,看看在CMOS工藝中能否實(shí)現(xiàn)。

那么CMOS工藝中,就不能有PNP device了嗎?肯定不是。

在有DNW的CMOS工藝中或者有雙P-well的CMOS中,是可以有寄生的NPN的。

在DNW工藝中,DNW本身就是用來(lái)制造隔離的NMOS,DNW的存在使得NMOS的P襯底是”本地“的,即可以不接到全局p-sub上,因此就有了NPN中的基極"P"。

而在擁有雙P-well的CMOS的工藝中,多出來(lái)的P-well充當(dāng)NPN的基極"P",如下圖:

圖片

淺阱NPN的剖面圖

但是,雙P-well,相比傳統(tǒng)CMOS,多了一層淺P阱mask,增加了成本。

在CMOS工藝中,縱向寄生PNP的β值不會(huì)很大,一般不會(huì)超過(guò)10,具體數(shù)據(jù)可查看PDK中關(guān)于Bipolar的擬合數(shù)據(jù)。為什么β很小,我們知道,基區(qū)的厚度越大,β越小。在CMOS工藝中,也就是n-well的厚度,是較大的,因此β會(huì)很小,然而這個(gè)厚度是我們designer不可控的,是由foundry決定的。

到現(xiàn)在為止,作為模擬IC設(shè)計(jì)師,我只在bandgap中用過(guò)BJT,而且用的也不是其對(duì)基極電流的放大作用,而是兩個(gè)BJT的Vbe差值與溫度成正比這個(gè)特性,如下圖。

圖片

PTAT電壓產(chǎn)生電路

mentor說(shuō),在ESD電路中,基本都是二極管和MOS,BJT幾乎不用。

因此,到現(xiàn)在為止,我對(duì)BJT的了解可以說(shuō)很少,不多,但知道BJT的工作原理,足夠在CMOS工藝中進(jìn)行電路設(shè)計(jì),畢竟latch up效應(yīng)或者ESD中的GGNMOS和GGPMOS用到的寄生BJT的特性。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • MOSFET
    +關(guān)注

    關(guān)注

    143

    文章

    7039

    瀏覽量

    212478
  • BJT
    BJT
    +關(guān)注

    關(guān)注

    0

    文章

    220

    瀏覽量

    18086
  • 模擬芯片
    +關(guān)注

    關(guān)注

    8

    文章

    617

    瀏覽量

    51106
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    CMOS工藝

    CMOS是一個(gè)簡(jiǎn)單的前道工藝,大家能說(shuō)說(shuō)具體process嗎
    發(fā)表于 01-12 14:55

    有關(guān)半導(dǎo)體工藝的問(wèn)題

    問(wèn)個(gè)菜的問(wèn)題:半導(dǎo)體(或集成電路)工藝   來(lái)個(gè)人講講 半導(dǎo)體工藝 集成電路工藝工藝 CMOS
    發(fā)表于 09-16 11:51

    怎么采用標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)RF集成電路?

    CMOS工藝開(kāi)發(fā)出高性能的下變頻器、低相位噪聲壓控振蕩器(VCO)和雙模數(shù)預(yù)分頻器(prescaler)。這些研究表明,在無(wú)須增加額外器件或進(jìn)行調(diào)整的條件,可以設(shè)計(jì)出完全集成的接收器和VCO電路
    發(fā)表于 08-22 06:24

    CCD與CMOS技術(shù),這些是所不了解

    CCD與CMOS技術(shù),這些是所不了解
    發(fā)表于 06-01 07:12

    《炬豐科技-半導(dǎo)體工藝CMOS 單元工藝

    書(shū)籍:《炬豐科技-半導(dǎo)體工藝》文章:CMOS 單元工藝編號(hào):JFSJ-21-027作者:炬豐科技網(wǎng)址:http://www.wetsemi.com/index.html晶圓生產(chǎn)需要三個(gè)一般過(guò)程:硅
    發(fā)表于 07-06 09:32

    請(qǐng)問(wèn)BJT工藝的線性穩(wěn)壓源為什么多是PNP型晶體管呢?

    請(qǐng)問(wèn)BJT工藝的線性穩(wěn)壓源為什么多是PNP型晶體管呢?
    發(fā)表于 03-31 11:56

    CMOS工藝

    CMOS工藝,具體的是CMOS結(jié)構(gòu)對(duì)集成電路設(shè)計(jì)有幫助,謝謝
    發(fā)表于 03-18 15:35 ?21次下載

    采用CMOS工藝的射頻設(shè)計(jì)研究

    CMOS工藝開(kāi)發(fā)出高性能的下變頻器、低相位噪聲壓控振蕩器(VCO)和雙模數(shù)預(yù)分頻器(prescaler)。這些研究表明,在無(wú)須增加額外器件或進(jìn)行調(diào)整的條件,可以設(shè)計(jì)出完全集成的接收器和VCO電路。
    發(fā)表于 11-25 11:07 ?5004次閱讀
    采用<b class='flag-5'>CMOS</b><b class='flag-5'>工藝</b>的射頻設(shè)計(jì)研究

    基于CMOS的像素陣列校正系統(tǒng)了解多少呢?

    CMOS 圖像傳感器與 CCD 圖像傳感器都是將光信號(hào)轉(zhuǎn)換成電信號(hào)的半導(dǎo)體器件,但由于 CMOS 圖像傳感器造價(jià)更低、功耗也更低,在現(xiàn)代生活中,CMOS 圖像傳感器逐漸取代了 CCD 圖像傳感器,得到了大量的應(yīng)用
    的頭像 發(fā)表于 07-05 10:01 ?6562次閱讀

    淺談模擬IC設(shè)計(jì)師眼中的BJT

    本文談一談BJT這個(gè)device、以及模擬IC設(shè)計(jì)師眼中對(duì)BJT了解程度(只用過(guò)CMOS工藝的模擬IC設(shè)計(jì)師)。
    發(fā)表于 02-20 15:47 ?1795次閱讀
    淺談模擬IC設(shè)計(jì)師眼中的<b class='flag-5'>BJT</b>

    N阱CMOS工藝版圖

    CMOS工藝是在PMOS和NMOS工藝基礎(chǔ)上發(fā)展起來(lái)的。
    的頭像 發(fā)表于 07-06 14:25 ?3615次閱讀
    N阱<b class='flag-5'>CMOS</b><b class='flag-5'>工藝</b>版圖

    為什么BJTCMOS速度要快?

    詳細(xì)介紹為什么BJTCMOS速度要快。 首先,需要了解BJTCMOS的結(jié)構(gòu)和工作原理。BJT
    的頭像 發(fā)表于 12-07 11:37 ?1478次閱讀

    什么是BCD工藝?BCD工藝CMOS工藝對(duì)比

    BCD(Bipolar-CMOS-DMOS)工藝技術(shù)是將雙極型晶體管、CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)和DMOS(雙擴(kuò)散金屬氧化物半導(dǎo)體)晶體管技術(shù)組合在單個(gè)芯片上的高級(jí)制造工藝。
    發(fā)表于 03-18 09:47 ?5723次閱讀
    什么是BCD<b class='flag-5'>工藝</b>?BCD<b class='flag-5'>工藝</b>與<b class='flag-5'>CMOS</b><b class='flag-5'>工藝</b>對(duì)比

    探索BJT、CMOS、DMOS等半導(dǎo)體工藝技術(shù)

    雙極性結(jié)型晶體管(bipolar junction transistor, BJT),俗稱(chēng)三極管。晶體管中的電荷流動(dòng)主要是由于載流子在PN結(jié)處的擴(kuò)散作用和漂移運(yùn)動(dòng),由于同時(shí)涉及到電子和空穴兩種載流子的流動(dòng),因此它被稱(chēng)為雙極性器件。
    發(fā)表于 03-27 11:45 ?3822次閱讀
    探索<b class='flag-5'>BJT</b>、<b class='flag-5'>CMOS</b>、DMOS等半導(dǎo)體<b class='flag-5'>工藝</b>技術(shù)

    HV-CMOS工藝制程技術(shù)簡(jiǎn)介

    BCD 工藝制程技術(shù)只適合某些對(duì)功率器件尤其是BJT 或大電流 DMOS 器件要求比較高的IC產(chǎn)品。BCD 工藝制程技術(shù)的工藝步驟中包含大量工藝
    的頭像 發(fā)表于 07-22 09:40 ?2050次閱讀
    HV-<b class='flag-5'>CMOS</b><b class='flag-5'>工藝</b>制程技術(shù)簡(jiǎn)介