單芯片數(shù)字立體聲子系統(tǒng)

AD1859在單芯片上提供業(yè)界功能最完整的16/18位立體聲數(shù)字音頻播放子系統(tǒng)。它將串行數(shù)字輸入數(shù)據(jù)轉(zhuǎn)換為濾波、緩沖、低失真、增益控制的立體聲模擬輸出。其異步主時(shí)鐘數(shù)字鎖相環(huán)（DPLL）允許其接受來自各種來源的數(shù)據(jù)，時(shí)鐘速率為28 kHz至52 kHz（使用外部27 MHz晶體），抑制采樣時(shí)鐘抖動(dòng)并大大簡化了接口。

它是許多應(yīng)用的理想選擇，包括數(shù)字有線電視和直播衛(wèi)星機(jī)頂解碼盒、視頻 CD 播放器、CD-I 播放器、高清電視、數(shù)字音頻廣播接收器、數(shù)字音頻工作站、多媒體計(jì)算機(jī)以及各種形式的 CD 和數(shù)字磁帶播放器。

單芯片AD1859包括（圖1）可變速率過采樣數(shù)字插值濾波器、具有抖動(dòng)功能的創(chuàng)新型多位Σ-Δ型調(diào)制器、耐抖動(dòng)數(shù)模轉(zhuǎn)換器（DAC）、開關(guān)電容和連續(xù)時(shí)間模擬濾波器、模擬輸出驅(qū)動(dòng)電路以及采用28引腳SOIC或SSOP封裝的片內(nèi)直流基準(zhǔn)電壓源。片內(nèi)音量控制（節(jié)省系統(tǒng)成本）包括立體聲衰減器和靜音，完全通過SPI兼容串行控制端口編程?。

圖1

作為AD1859具有特殊優(yōu)勢的典型應(yīng)用，MPEG音頻要求三種不同的采樣速率：32、44.1和48 kHz。對(duì)于典型的Σ-Δ音頻DAC，設(shè)計(jì)人員必須提供一個(gè)外部時(shí)鐘電路來合成與這三個(gè)采樣頻率中的每一個(gè)相關(guān)聯(lián)的“主時(shí)鐘”。AD1859是首款具有異步主時(shí)鐘的音頻DAC，簡化了這一任務(wù)。只需要一個(gè) 27 MHz 時(shí)鐘（外部提供或使用外部 27 MHz 晶體在片上生成）;AD1859的鎖相環(huán)可自動(dòng)適應(yīng)不同的輸入采樣速率，從而顯著節(jié)省系統(tǒng)成本。DPLL 將在 100 到 200 毫秒內(nèi)鎖定到任何新的采樣率（應(yīng)用于左右時(shí)鐘引腳）;高于和低于采樣頻率 15Hz 的抖動(dòng)分量在每倍頻程 6dB 時(shí)被抑制（例如，高于或低于采樣速率 150Hz 的抖動(dòng)降低 20dB）。

保證的性能特征包括使用A重量濾波器的最小動(dòng)態(tài)范圍為88dB（無濾波器為85.7dB），以及音頻頻段（84 Hz至0 kHz）上的最大總諧波失真和噪聲（THD+N）為-0063dB（20.20%）。圖2是-0.5 dBFS幅度下THD+N與頻率的典型關(guān)系圖。圖3是-90 dB、1 kHz音調(diào)的FFT，并附有時(shí)域圖，展示了在這種低電平下不受諧波、雜散和量化效應(yīng)的影響，這是模擬系統(tǒng)的典型特征，但很難通過數(shù)字方式實(shí)現(xiàn)。

圖2

AD1859的另一個(gè)獨(dú)特特性是創(chuàng)新的多位Σ-Δ調(diào)制器（見側(cè)欄），有助于抑制時(shí)鐘抖動(dòng)，從而增強(qiáng)系統(tǒng)可聽性優(yōu)勢，降低帶外能量，從而節(jié)省系統(tǒng)成本。

圖3

通過靈活的串行數(shù)據(jù)輸入端口與AD1859的接口非常簡單，該端口允許與各種ADC、DSP、AES/EBU接收器和采樣速率轉(zhuǎn)換器無縫互連。多功能串行數(shù)據(jù)輸入端口可配置為左對(duì)齊，I2S 對(duì)齊、右對(duì)齊和 DSP 串行端口兼容模式。該芯片接受 MSB 優(yōu)先、二進(jìn)制補(bǔ)碼格式的 16 位或 18 位音頻數(shù)據(jù)。AD1859支持連續(xù)可變采樣速率和基本線性（在±0.1%）以內(nèi)的相位響應(yīng)。在模擬輸出級(jí)可選擇去加重功能，只需添加幾個(gè)外部組件即可實(shí)現(xiàn)改進(jìn)的采樣率不變降噪。（圖4）

圖4

省電模式（48mW vs. 330mW）可在器件處于非活動(dòng)狀態(tài)時(shí)最大限度地降低功耗。整個(gè)立體聲數(shù)字音頻播放子系統(tǒng)采用+5 V單電源供電，溫度范圍為-40°C至+105°C;它采用 28 引腳 SOIC 和 SSOP 封裝。

AD1859性能的關(guān)鍵

AD1859具有極佳的保真度和低電平線性度，大大降低了電路復(fù)雜性，可輕松與DSP（數(shù)字信號(hào)處理器）和ADC（模數(shù)轉(zhuǎn)換器）接口，并降低數(shù)字音頻播放系統(tǒng)的功耗和成本。

它與傳統(tǒng)設(shè)備有兩個(gè)關(guān)鍵區(qū)別。首先是其獨(dú)特的DPLL（數(shù)字鎖相環(huán)）時(shí)鐘管理器。這是一款異步采樣速率管理器，可自動(dòng)調(diào)整輸入采樣頻率，并允許AD1859采用與其自身主時(shí)鐘不同的頻率進(jìn)行時(shí)鐘計(jì)時(shí)。它基于ADI公司開發(fā)的專利異步采樣率轉(zhuǎn)換技術(shù)（Analog Dialogue 28-1，1994，第9-11頁）。到目前為止，還沒有其他音頻DAC具有此功能。其他音頻DAC（數(shù)模轉(zhuǎn)換器）需要一個(gè)調(diào)諧良好的高頻主時(shí)鐘，其運(yùn)行速度是預(yù)期音頻采樣率的256或384倍。這種高頻同步時(shí)鐘的生成和管理對(duì)板級(jí)設(shè)計(jì)人員來說非常繁重。

外部異步時(shí)鐘振蕩器可用于提供AD1859的主時(shí)鐘;但是，AD1859內(nèi)置一個(gè)片內(nèi)振蕩器，因此設(shè)計(jì)人員只需提供廉價(jià)的石英晶體或陶瓷諧振器作為外部時(shí)基。AD1859的板載DPLL將在大約1 ms內(nèi)鎖定到主時(shí)鐘頻率的512/1至1024/100之間的任何輸入采樣速率。晶體時(shí)基或MCLK輸入上的抖動(dòng)被抑制（憑借片內(nèi)開關(guān)電容濾波器），以及輸入LRCLK輸入上的抖動(dòng)達(dá)到音頻DAC前所未有的水平。

AD1859的第二個(gè)與眾不同特性是其獲得專利的多位Σ-Δ調(diào)制器，其帶外噪聲能量顯著低于競爭IC。較低的帶外噪聲能量減少了對(duì)DAC后濾波的需求，因此所有必要的DAC后濾波（可選的模擬去加重除外）都集成在芯片上。多位Σ-Δ調(diào)制器的另一個(gè)特性是其對(duì)數(shù)字基板噪聲的高抗擾度，進(jìn)一步提高了音頻信號(hào)的完整性。

什么是多位Σ-Δ調(diào)制器？在基本方法中，典型的Σ-Δ調(diào)制器具有兩個(gè)量化級(jí)別，DAC必須平均脈寬調(diào)制的滿量程方波;但在AD1859中，使用了17級(jí)量化，平均濾波器的輸入可以被認(rèn)為是對(duì)1級(jí)階梯的16/17滿量程元件進(jìn)行平滑處理的簡單得多的任務(wù)。此外，AD1859以輸入采樣速率的128倍對(duì)輸入信號(hào)進(jìn)行采樣，是傳統(tǒng)采樣速率的兩倍。額外的量化水平和更高的過采樣率意味著輸出頻譜包含的帶外噪聲能量水平要低得多;允許更簡單的DAC后重建濾波器。其降低的過渡帶陡度和衰減要求可降低相位失真并提高保真度。

有缺點(diǎn)嗎？傳統(tǒng)上限制多位Σ-Δ轉(zhuǎn)換器性能的問題是用于對(duì)量化電平求和的無源電路元件的非線性。設(shè)計(jì)師發(fā)明了一種革命性的架構(gòu)來克服這個(gè)問題1.

該芯片的其他有趣功能包括使用具有三角概率分布函數(shù)的抖動(dòng)來進(jìn)一步降低量化噪聲;片內(nèi)低通濾波由二階開關(guān)電容濾波器和一階模擬連續(xù)時(shí)間濾波器組成。除了濾除噪聲外，它還減少了任何殘留的主時(shí)鐘抖動(dòng)的影響。

審核編輯：郭婷