0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

如何建立異形板框的內(nèi)縮和外擴

凡億PCB ? 2023-02-05 20:00 ? 次閱讀

如何建立異形板框的內(nèi)縮和外擴

首先把需要內(nèi)縮和外擴的外形圖設置在信號層(比如TOP),把線寬改為0mil(方便計算)。

5d3ec6f8-a54c-11ed-bfe3-dac502259ad0.png

然后選擇外形圖,執(zhí)行命令TJ,就可以得到內(nèi)縮和外擴圖形。

5d58dcbe-a54c-11ed-bfe3-dac502259ad0.png

然后把生成的圖形修改到板框?qū)?,定義板框?qū)傩浴?/span>

5d6ae2c4-a54c-11ed-bfe3-dac502259ad0.png

注意,如果對板框尺寸嚴格的話,在某些拐角地方可以手動修改下

如何計算內(nèi)縮和外擴的具體數(shù)值呢?

設需要內(nèi)縮和外擴的距離為X,最小間距規(guī)則為X1,原始線寬為0mil,則可以得到公式X=X1+4(mil),加上4mil是因為默認執(zhí)行后得到的圖形線寬為8mil(取一半為4mil)。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4315

    文章

    22941

    瀏覽量

    395601
  • PCB設計
    +關注

    關注

    394

    文章

    4668

    瀏覽量

    85138

原文標題:如何建立異形板框的內(nèi)縮和外擴

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Allegro建立異形焊盤

    Allegro建立異形焊盤,對如何利用Allegro設計異形pad做了簡要介紹,歡迎拍磚:lol
    發(fā)表于 05-25 11:06

    AD16 3D能問題

    AD16中,3 D能不能根據(jù)KEEP OUT層自動導入?因有些異形,不能畫。如能自動導入就好了。
    發(fā)表于 06-22 09:57

    STM32SRAM

    本人從沒用過stm32SRAM,但是由于內(nèi)存不夠,想塊SRAM,但是這里的的硬件工程師為了省錢,
    發(fā)表于 11-16 08:41

    Allegro中建立異形焊盤

    Allegro中建立異形焊盤Allegro中可以建立異形焊盤.異形PAD是通過畫Shape來實現(xiàn)的.在PADS中建立異形PAD,需要借助一個PAD和Shape相結(jié)合(Associat
    發(fā)表于 01-19 11:24

    如何把的SRAM用上?

    各位高手, 我現(xiàn)在碰到一個大問題: 我用ucgui做畫面 ?,F(xiàn)在STM32的SRAM不夠用了 ,所以想SRAM。但是我現(xiàn)在有一個問題,就是之后,如何把
    發(fā)表于 04-22 23:53

    RAM的代碼怎么定義

    Question:在keil 51中,可選擇small (data),compact(pdata),large(xdata)三種方式存儲數(shù)據(jù)變量。如果我了RAM,是不是只是選擇large
    發(fā)表于 07-01 04:06

    Altium學習教程:如何建立異形內(nèi)

    首先把需要內(nèi)的外形圖設置在信號層(比如TOP),把線寬改為0mil(方便計算)。 然后選擇外形圖,執(zhí)行命令TJ,就可以得到內(nèi)
    發(fā)表于 09-16 14:36

    為什么AD17的PCB改不了keepout層?

    的評論,要轉(zhuǎn)成keepout層來,就選擇雙擊來切換,但發(fā)現(xiàn)里沒有keepout層可以選擇,如下圖示不解的是:1. 用mechanical層畫的怎么來鋪銅, 不是那種外形方方正正
    發(fā)表于 09-25 01:16

    如何sram?

    關于tms320vc5509a的cmd問題,由于代碼量比較大,最后生成的.bss,.text,.data,.cinit段均超范圍,這些段加起來的總大小已經(jīng)超過了片內(nèi)內(nèi)存,通過網(wǎng)上查找資料,需要
    發(fā)表于 10-24 07:22

    多層電路設計實現(xiàn)電磁屏蔽

    :??使用zcopy命令先令電源層的routekeepin面積比框內(nèi)40mil。具體操作步驟可以參考博文cadence allegro 使用zcopy命令繪制禁止布線層。??內(nèi)
    發(fā)表于 12-29 06:35

    意法半導體STM32F103核心測試程序

    意法半導體STM32F103核心測試程序
    發(fā)表于 03-26 15:41 ?73次下載

    Allegro怎樣擴及內(nèi)銅皮?

    在Cadence Allegro16.6版本中,可以很方便的對Shape銅皮進行或者內(nèi),而不需要重新繪制。
    的頭像 發(fā)表于 12-02 11:16 ?1.3w次閱讀

    異形內(nèi)擴到底如何建立?

    其實答案很簡單,來跟著步驟一步步學習吧!
    的頭像 發(fā)表于 06-25 14:09 ?4989次閱讀

    多層電源層內(nèi)

    :??使用zcopy命令先令電源層的routekeepin面積比框內(nèi)40mil。具體操作步驟可以參考博文cadence allegro 使用zcopy命令繪制禁止布線層。??內(nèi)
    發(fā)表于 01-07 11:15 ?16次下載
    多層<b class='flag-5'>板</b>電源層<b class='flag-5'>內(nèi)</b><b class='flag-5'>縮</b>

    如何在Altium軟件中建立異形內(nèi)呢?

    當板子不滿足pcb設計的要求需要修改尺存,由于異性都是結(jié)構(gòu)工程師繪制且比較麻煩,所以重新繪制是不太現(xiàn)實的,但是AD軟件可以實現(xiàn)在原有的框上進行內(nèi)
    的頭像 發(fā)表于 03-17 09:53 ?651次閱讀
    如何在Altium軟件中<b class='flag-5'>建立異形</b><b class='flag-5'>板</b><b class='flag-5'>框</b>的<b class='flag-5'>內(nèi)</b><b class='flag-5'>縮</b>和<b class='flag-5'>外</b><b class='flag-5'>擴</b>呢?