Chiplet，還有不少難關(guān)要過(guò)

近日，Chiplet峰會(huì)在美國(guó)隆重舉行，從會(huì)議的討論可以得到的一個(gè)主題是：摩爾定律已死，我們只剩下封裝了。本文作者Paul McLellan參會(huì)并對(duì)其進(jìn)行了總結(jié)。

在他看來(lái)，如果您與片上系統(tǒng) (SoC) 集成有任何關(guān)系，其中一切都在單個(gè)芯片上，那么您將來(lái)也會(huì)參與到小芯片（Chiplet）中去。這并不是說(shuō)將來(lái)不再有單片集成，但很明顯，對(duì)于最先進(jìn)的節(jié)點(diǎn)（3nm、2nm 等），只有設(shè)計(jì)中受益于最先進(jìn)工藝的部分將是在那個(gè)制程中設(shè)計(jì)，其他所有東西都將放在舊節(jié)點(diǎn)的小芯片上，通常稱(chēng)為 N-1 或 N-2 節(jié)點(diǎn)（參考 3nm，N-1 是 5nm，N-2 是 7nm）。

一兩年前，每個(gè)關(guān)于 EDA 和設(shè)計(jì)的演講都以通用的摩爾定律圖（通常是通用的“設(shè)計(jì)差距”幻燈片）開(kāi)始。但現(xiàn)在，摩爾定律可能已經(jīng)過(guò)時(shí)或即將消亡。但即使如此，在小芯片會(huì)議上，戈登摩爾仍然是被引用的人，因?yàn)樗谕黄?a target="_blank">電子雜志文章中寫(xiě)了以下內(nèi)容，他使用四個(gè)數(shù)據(jù)點(diǎn)來(lái)預(yù)測(cè)芯片上的晶體管數(shù)量每隔幾年就會(huì)翻一番。他說(shuō)的是十年左右，實(shí)際上是五十多年。他從同一篇文章中引用的另一句話(huà)是：

“用較小的功能構(gòu)建大型系統(tǒng)可能會(huì)更經(jīng)濟(jì)，這些功能是單獨(dú)封裝和互連的?！?/p>

好吧，50 年后，那一天已經(jīng)到來(lái)。Yole Group 預(yù)測(cè)到 2032 年基于小芯片的半導(dǎo)體市場(chǎng)將超過(guò)2050億美元。三星代工廠估計(jì)超過(guò) 50% 的先進(jìn)節(jié)點(diǎn)設(shè)計(jì)是基于小芯片的。

筆者表示，現(xiàn)在最大的芯片太大了，以至于它們超過(guò)了制造的最大標(biāo)線片尺寸，根本無(wú)法很好地生產(chǎn)。

到目前為止的故事

峰會(huì)期間指出的一個(gè)例子是，四個(gè) 10x10mm die的良品率比單個(gè) 20x20 die高出 30%。近年來(lái)，使用 chiplet 解決這個(gè)問(wèn)題的先驅(qū)經(jīng)常出現(xiàn)在 HOT CHIPS 上，思科的“Suds”Sudhakar 透露，思科已經(jīng)在 chiplet 上工作了十多年；只是沒(méi)有在公開(kāi)場(chǎng)合談?wù)撍?。最廣為人知的早期基于中介層的設(shè)計(jì)是 Xilinx，它在硅中介層上將一個(gè)大型 FPGA 分成四個(gè)較小的裸片。

關(guān)于此主題的最新消息是 AMD 首席執(zhí)行官蘇麗莎 1 月份在 CES 上發(fā)表的主題演講。她宣布（并展示）了 Instinct MI300。正如作者在一篇文章中所說(shuō)：毫無(wú)疑問(wèn)，Instinct MI300 是一個(gè)改變游戲規(guī)則的設(shè)計(jì)——數(shù)據(jù)中心 APU 混合了總共 13 個(gè)小芯片，其中許多是 3D 堆疊的，以創(chuàng)建一個(gè)具有 24 個(gè) Zen 4 CPU 內(nèi)核并融合了 CDNA 3 圖形的芯片引擎和 8 堆 HBM3?？傮w而言，該芯片擁有 1460 億個(gè)晶體管，是 AMD 投入生產(chǎn)的最大芯片。

像 AMD 和英特爾這樣的公司已經(jīng)完成了相當(dāng)復(fù)雜的多芯片設(shè)計(jì)。NVIDIA 和 Apple 都創(chuàng)建了一些設(shè)計(jì)，其中兩個(gè)大裸片使用互連橋接在一起以形成更大的設(shè)計(jì)，NVIDIA 的 Grace-Hopper 和 Apple 的 M1 Ultra 由兩個(gè) M1 Max 組成。所有這些基于小芯片的設(shè)計(jì)的共同點(diǎn)是它們都是在一家公司內(nèi)完成的。這些小芯片旨在共同構(gòu)建一個(gè)系統(tǒng)，在許多情況下使用專(zhuān)有接口。沒(méi)有技術(shù)意義，更不用說(shuō)商業(yè)意義了，例如，AMD 以外的其他人可以使用它的一個(gè)小芯片。

本次會(huì)議的主題之一是每個(gè)人都希望能夠帶著他們的超市購(gòu)物車(chē)去小芯片商店（chiplet store），從貨架上挑選他們想要的任何小芯片，然后能夠組裝一個(gè)系統(tǒng)級(jí)封裝（ SiP) 并依賴(lài)于它們一起工作。另一方面，每一個(gè)為此提出時(shí)間表的人都說(shuō)至少是“五到十年”。一個(gè)很大的例外是 HBM，高帶寬內(nèi)存。沒(méi)有人構(gòu)建自己的 HBM，但有一個(gè)市場(chǎng)（JEDEC 已對(duì)各代 HBM 進(jìn)行了標(biāo)準(zhǔn)化）。

中間情況是擁有關(guān)鍵小芯片的人，例如處理器，圍繞它創(chuàng)建了一個(gè)生態(tài)系統(tǒng)。Ventana 表示它之所以這樣做，是因?yàn)樗臄?shù)據(jù)中心處理器可作為小芯片使用。處理器不能獨(dú)立存在（首先，它不能啟動(dòng)操作系統(tǒng)），因此它必須被其他小芯片包圍才能創(chuàng)建一個(gè)完整的系統(tǒng)。

所以今天的情況是，單一公司的多小芯片設(shè)計(jì)正在大量出貨，一些小芯片正在嘗試建立圍繞它們的合作伙伴的生態(tài)系統(tǒng)，而小芯片商店的夢(mèng)想還很遙遠(yuǎn)，以至于仍然是一個(gè)夢(mèng)想暫且。

為什么選擇小芯片？

下圖來(lái)自格勒諾布爾 CEA-List 的 Denis Dutoit，顯示了在最先進(jìn)的節(jié)點(diǎn)上使用小芯片的一大動(dòng)機(jī)。直線對(duì)角線顯示了摩爾定律，假設(shè)它同樣適用于邏輯、存儲(chǔ)器和模擬。變平的線顯示了縮放是如何工作的。模擬不會(huì)擴(kuò)展太多，如果有的話(huà)，內(nèi)存擴(kuò)展比邏輯慢得多。事實(shí)上，目前還不清楚 3nm 內(nèi)存是否會(huì)比 5nm 內(nèi)存小，這是最終缺乏縮放。

當(dāng)縮放以這種方式運(yùn)行時(shí)，將模擬和大型存儲(chǔ)器移動(dòng)到最新的工藝節(jié)點(diǎn)中幾乎不會(huì)增加面積，但成本會(huì)更高。顯而易見(jiàn)的反應(yīng)是，“好吧，不要那樣做”，不這樣做的方法是將內(nèi)存和模擬放在單獨(dú)的小芯片上，這些小芯片采用不太先進(jìn)的工藝制造（因此可能便宜得多）。例如，AMD 著名的 Zen2 SiP 有不同數(shù)量的處理器小芯片（我相信是 7nm）和一個(gè)內(nèi)置 12nm FD-SOI 的 I/O 芯片。

在非常先進(jìn)的節(jié)點(diǎn)中進(jìn)行設(shè)計(jì)時(shí)將 I/O 放在單獨(dú)的小芯片上的另一個(gè)原因是避免將用于 SerDes（以太網(wǎng)、PCIe 等）的測(cè)試芯片放在關(guān)鍵路徑上。如果將 SerDes 放在最先進(jìn)的節(jié)點(diǎn)上，則必須構(gòu)建測(cè)試芯片并在真正的芯片流片之前對(duì)硅進(jìn)行表征。使用已經(jīng)存在的 SerDes 并在較舊的節(jié)點(diǎn)中看到硅，或者甚至像 AMD，在完全不同的工藝技術(shù)中使用它要容易得多。

有待解決的問(wèn)題

在前文中，作者也總結(jié)道，單一公司的多 chiplet 設(shè)計(jì)正在大量出貨，一些 chiplet 正在嘗試建立圍繞它們的合作伙伴生態(tài)系統(tǒng)，而 chiplet 商店的夢(mèng)想已經(jīng)足夠遙遠(yuǎn)，仍然是一個(gè)夢(mèng)想暫時(shí)。那么我們需要解決方案的技術(shù)問(wèn)題，以便能夠使用來(lái)自多家公司的小芯片進(jìn)行基于小芯片的設(shè)計(jì)，這些公司沒(méi)有預(yù)先計(jì)劃讓這些特定的小芯片協(xié)同工作。類(lèi)比是你如何從不同的制造商那里購(gòu)買(mǎi)芯片并將它們放在一塊 PCB 上并擁有一個(gè)工作系統(tǒng)，即使設(shè)計(jì)芯片的公司從未計(jì)劃過(guò)該特定系統(tǒng)。

當(dāng)前，將基于小芯片的設(shè)計(jì)放在中介層（硅或有機(jī)）上已經(jīng)成為主流，其中多個(gè)die甚至堆疊在一起。像這樣的設(shè)計(jì)正在出貨（例如，索尼的圖像傳感器有一個(gè)包含邏輯、存儲(chǔ)器和傳感器本身的三芯片堆棧）。然而，堆疊多個(gè)裸片通常需要硅通孔 (TSV)，因此需要非常仔細(xì)地設(shè)計(jì)裸片，以便一切都對(duì)齊。我認(rèn)為這將是一段很長(zhǎng)的時(shí)間，如果在此之前你可以期待來(lái)自不同供應(yīng)商的裸片以真正的 3D 方式堆疊的話(huà)。目前，任何真正的 3D 芯片堆疊都將由一家公司將大型設(shè)計(jì)劃分為多個(gè)芯片來(lái)設(shè)計(jì)。還有主要的熱挑戰(zhàn)，而不僅僅是對(duì)齊所有 TSV 的挑戰(zhàn)。

如果您打算進(jìn)行基于小芯片的設(shè)計(jì)，你需要面對(duì)的另一個(gè)挑戰(zhàn)是你的設(shè)計(jì)工具需要能夠讀入描述小芯片重要方面的內(nèi)容。當(dāng)中，有兩個(gè)重要的標(biāo)準(zhǔn)化工作：

首先，臺(tái)積電去年 10 月在 OIP 上宣布了 3Dblox，3Dblox 提供能夠表示所有當(dāng)前和未來(lái) 3D-IC 結(jié)構(gòu)的通用語(yǔ)言結(jié)構(gòu)、模塊化 3D-IC 結(jié)構(gòu)，使 EDA 工具和設(shè)計(jì)流程更加簡(jiǎn)單高效、確保標(biāo)準(zhǔn)化的 EDA 工具和設(shè)計(jì)流程符合 TSMC 3DFabric 技術(shù)；

第二個(gè)標(biāo)準(zhǔn)稱(chēng)為 CDXML，代表芯片數(shù)據(jù)交換標(biāo)記語(yǔ)言。該標(biāo)準(zhǔn)由開(kāi)放計(jì)算項(xiàng)目基金會(huì) OCP 開(kāi)發(fā)。在 Chiplet 峰會(huì)的第一天，宣布 JEDEC 正在與 OCP 合作制定該標(biāo)準(zhǔn)，并將納入JEDEC 的 Part Model Guidelines JEP30 。

有關(guān)小芯片討論的另一熱點(diǎn)問(wèn)題是有關(guān)連接的。目前也有許多互連標(biāo)準(zhǔn)（以及一些專(zhuān)有的）。對(duì)于正在進(jìn)行的基于小芯片的設(shè)計(jì)，似乎大多數(shù)都使用開(kāi)放計(jì)算項(xiàng)目 (OCP)的BoW（Bunch of Wires ）。

另一個(gè)有很多重量級(jí)人物支持的標(biāo)準(zhǔn)是 UCIe。UCIe 物理層包括鏈路初始化、訓(xùn)練、電源管理狀態(tài)、通道映射、通道反轉(zhuǎn)和加擾。UCIe 控制器包括 die-to-die 適配器層和協(xié)議層。適配器層通過(guò)鏈路狀態(tài)管理以及協(xié)議和遷移格式的參數(shù)協(xié)商確?？煽總鬏?。UCIe架構(gòu)支持PCIe、CXL、streaming raw mode等多種標(biāo)準(zhǔn)協(xié)議。

不過(guò)，UCIe標(biāo)準(zhǔn)被峰會(huì)與會(huì)者認(rèn)為“還沒(méi)有完全準(zhǔn)備好”，UCIe 標(biāo)準(zhǔn)的某些方面仍在開(kāi)發(fā)中，但我想說(shuō)的是，鑒于所有支持它的公司，峰會(huì)上公認(rèn)的是“一旦完成， UCIe 就會(huì)獲勝”。

此外，將多個(gè)小芯片封裝到一個(gè)封裝中不同于僅使用單個(gè)芯片。如果您使用單個(gè)芯片，則需要在封裝成本和做好晶圓分類(lèi)工作的成本之間進(jìn)行權(quán)衡。測(cè)試儀很昂貴，因此在晶圓切割之前測(cè)試芯片的工作做得“太好”是在浪費(fèi)金錢(qián)。當(dāng)然，封裝也要花錢(qián)，所以你不想浪費(fèi)太多?！钱?dāng)你因?yàn)樾酒瑝牧硕速M(fèi)封裝時(shí)，你并不是在浪費(fèi)一個(gè)芯片，因?yàn)樗呀?jīng)壞了。

封裝中的多個(gè)die的經(jīng)濟(jì)性完全不同。如果一個(gè) die 逃脫了晶圓分類(lèi)并且是壞的，那么當(dāng)它與所有其他 die 封裝時(shí)，您不僅浪費(fèi)了一個(gè)壞的 die（以及封裝的成本），您還在浪費(fèi)同一個(gè)封裝中的所有好 die也。此外，多個(gè)小芯片的封裝成本遠(yuǎn)高于單個(gè)小芯片的封裝成本。因此，在每個(gè)芯片進(jìn)入組裝過(guò)程之前對(duì)其進(jìn)行徹底測(cè)試非常重要。這些裸片被稱(chēng)為 KGD，即 Known Good Die。

可以做一些事情來(lái)優(yōu)化封裝過(guò)程，例如計(jì)劃能夠測(cè)試僅插入一些裸片的封裝。這允許在早期放入便宜的裸片然后進(jìn)行測(cè)試，然后在最后放入昂貴的裸片（如最先進(jìn)節(jié)點(diǎn)中的 CPU 或 GPU）。這避免了由于非常便宜的零件失效而犧牲非常昂貴的零件的問(wèn)題。而測(cè)試多小芯片設(shè)計(jì)（甚至真正的 3D 設(shè)計(jì)）包含在IEEE 1838-2019 - IEEE 三維堆疊集成電路測(cè)試訪問(wèn)架構(gòu)標(biāo)準(zhǔn)中。

來(lái)到安全方面，也存在很多問(wèn)題。

您可能知道處理安全性的現(xiàn)代方法是使用硬件信任根。但對(duì)于基于小芯片的系統(tǒng)，您需要決定的第一件事是您是否信任所有小芯片，或者是否有可能壞人以某種方式破壞了您從準(zhǔn)陌生人那里獲得的一個(gè)或多個(gè)小芯片. 您需要決定的下一件事是是否讓一個(gè)小芯片負(fù)責(zé)安全性（包含帶密鑰的secure enclave等），然后驗(yàn)證所有其他小芯片是否安全。如果許多小芯片包含需要啟動(dòng)的微處理器，那么這可以集中處理，或者每個(gè)小芯片都必須處理自己的安全啟動(dòng)。

正如 Rambus Security 的斯科特·貝斯特 (Scott Best) 指出的那樣，5 納米設(shè)計(jì)非常復(fù)雜，幾乎無(wú)法設(shè)計(jì)，更不用說(shuō)逆向工程了。但是基于小芯片的設(shè)計(jì)更容易：當(dāng)您將其分解為小芯片時(shí)，SiP 僅與最不安全的小芯片一樣好。

更糟糕的是，雖然幾乎不可能監(jiān)控 5nm 芯片上的大量?jī)?nèi)部信號(hào)，但在多芯片設(shè)計(jì)中監(jiān)控中介層上的信號(hào)更為可行。實(shí)際上，這意味著任何與安全相關(guān)的小芯片之間的通信都需要加密。當(dāng)然，由于這些小芯片從未專(zhuān)門(mén)設(shè)計(jì)用于協(xié)同工作，所以這并不簡(jiǎn)單。處理此問(wèn)題的通常方法是使用某種形式的挑戰(zhàn)-響應(yīng)，但這需要設(shè)計(jì)到每個(gè)小芯片中。實(shí)際上，需要為小芯片開(kāi)發(fā)某種安全標(biāo)準(zhǔn)。

還有一點(diǎn)值得關(guān)注的是，如果芯片出現(xiàn)故障時(shí)會(huì)發(fā)生什么？鑒于您可能不了解所購(gòu)買(mǎi)的所有小芯片的所有內(nèi)部細(xì)節(jié)，您如何找到為此負(fù)責(zé)的小芯片？

雖然有些人認(rèn)為這是一個(gè)大問(wèn)題，但我不確定這與確定哪個(gè) IP 塊導(dǎo)致 SoC 故障，甚至板上的哪個(gè)芯片導(dǎo)致板級(jí)故障有什么不同。一種方法是預(yù)測(cè)這可能會(huì)發(fā)生，并有辦法啟用和禁用系統(tǒng)的各個(gè)方面。在微處理器中，這些被稱(chēng)為“chicken bits”。

在峰會(huì)期間，筆者還有了一些有趣的觀察。

例如超級(jí)計(jì)算機(jī)是 HPC 的最高端，幾乎總是使用 COTS 部件，即“商用現(xiàn)成”部件，如 Intel/AMD CPU、NVIDIA GPU、FPGA 等。正如勞倫斯伯克利實(shí)驗(yàn)室的 John Shalf 所說(shuō)：我們知道我們負(fù)擔(dān)不起從頭開(kāi)始制造自己的芯片。所以對(duì)他來(lái)說(shuō)，小芯片是一個(gè)機(jī)會(huì)。他們可以使用商業(yè)小芯片（COTC？）并將它們緊密集成到系統(tǒng)中。

第二個(gè)隨機(jī)的事情是汽車(chē)。汽車(chē)行業(yè)對(duì)小芯片持負(fù)面態(tài)度，因?yàn)榕c汽車(chē)所有振動(dòng)相關(guān)的機(jī)械問(wèn)題可能導(dǎo)致可靠性問(wèn)題。請(qǐng)記住，汽車(chē)預(yù)計(jì)可以使用 20 年。另一方面，自動(dòng)駕駛將像其他所有事情一樣觸及分劃線限制，因此該行業(yè)也可能“硬著頭皮”，因?yàn)樗麄儫o(wú)論如何都需要使用小芯片。

自動(dòng)駕駛芯片的數(shù)量不足以證明成本是合理的。通過(guò)將來(lái)自不同供應(yīng)商的小芯片組合在一個(gè)中介層上，總成本有望降低；另一方面小芯片比 PCB 更節(jié)能。因此需要這種集成以增加電動(dòng)汽車(chē)的范圍并仍然提供最大性能。

審核編輯 ：李倩