為什么處理器工作負(fù)載隨著摩爾定律的放緩而變化

關(guān)于摩爾定律在今天的有效性，有很多健康的爭(zhēng)論。但不可否認(rèn)的是，長(zhǎng)期以來指導(dǎo)半導(dǎo)體行業(yè)的芯片性能每?jī)赡攴环目深A(yù)測(cè)性正在放緩。最終，在物理上根本不可能開發(fā)出具有更?。ê透啵?a target="_blank">晶體管的芯片。然而，工程獨(dú)創(chuàng)性依然存在，芯片設(shè)計(jì)人員繼續(xù)尋找方法，將信封推向更好的性能、功耗和面積（PPA）。

優(yōu)化處理器架構(gòu)以應(yīng)對(duì)不斷變化的工作負(fù)載是尋求從摩爾定律中提取更多內(nèi)容的結(jié)果之一。由于僅僅通過移動(dòng)到更小的幾何尺寸和提高時(shí)鐘頻率來產(chǎn)生更高的性能變得徒勞無功，設(shè)計(jì)工程師正在考慮不同的SoC架構(gòu)，以更有效地針對(duì)其苛刻且不斷變化的工作負(fù)載進(jìn)行定制。算法也變得更加創(chuàng)新，以滿足人工智能（AI）和傳感器融合等應(yīng)用的需求;這也會(huì)影響 SoC 架構(gòu)決策。在這篇博文中，我們將探討不斷變化的處理工作負(fù)載和日益創(chuàng)新的算法如何推動(dòng)對(duì)新處理器 IP 的需求，以及嵌入式 SoC 設(shè)計(jì)人員如何在保持其面積和功耗預(yù)算的同時(shí)滿足對(duì)更高性能的永無止境的需求。

性能需求推動(dòng)新的處理器架構(gòu)

固態(tài)硬盤 （SSD） 閃存、傳感器融合、AI 和 5G 無線等高性能嵌入式應(yīng)用共同挑戰(zhàn)，推動(dòng)了處理器端架構(gòu)改進(jìn)的需求：

邏輯速度的增長(zhǎng)速度快于嵌入式存儲(chǔ)器訪問時(shí)間

大多數(shù)嵌入式設(shè)計(jì)的時(shí)鐘速度在 1 GHz 至 2 GHz 范圍內(nèi)達(dá)到頂峰

時(shí)鐘速度也需要適度來管理功耗

對(duì)性能、功能和特性的需求持續(xù)增長(zhǎng)

為了滿足這些相互競(jìng)爭(zhēng)的需求，設(shè)計(jì)工程師正在實(shí)施更多的異構(gòu)處理元素，以便為不同類型的工作負(fù)載提取更高的性能。在具有異構(gòu)處理器架構(gòu)的 SoC 中，設(shè)計(jì)人員將這些不同的處理器類型與處理其專用應(yīng)用的每個(gè)內(nèi)核相結(jié)合。支持 Linux 的 CPU、實(shí)時(shí)控制器、數(shù)字信號(hào)處理器 （DSP）、GPU 和神經(jīng)網(wǎng)絡(luò)加速器是當(dāng)今高級(jí) SoC 中常見的處理器類型示例。

但是，異構(gòu)方法的優(yōu)點(diǎn)不僅限于具有大型工作負(fù)載的應(yīng)用程序。智能家居自動(dòng)化中心可以通過這種方式設(shè)計(jì)，以提高處理和電源效率。這些設(shè)備處理各種不同的功能：圖像處理、語音識(shí)別、自然語言處理、控制功能等。像自然語言處理這樣的任務(wù)需要重型處理器，這也消耗大量功率。同時(shí)，設(shè)備本身始終處于打開狀態(tài)，因此在同一重型處理器上運(yùn)行始終在線的任務(wù)是不切實(shí)際的。為了節(jié)省功耗，具有內(nèi)置數(shù)字信號(hào)處理支持的小型低功耗控制器可以管理關(guān)鍵字喚醒或人臉檢測(cè)等始終在線的任務(wù)。一旦設(shè)備完全啟動(dòng)，自然語言處理或人臉識(shí)別等計(jì)算密集型任務(wù)可以轉(zhuǎn)移到更大、更強(qiáng)大的內(nèi)核，如高性能 DSP 或 AI 加速引擎。

異構(gòu)處理器方法的優(yōu)勢(shì)不僅限于具有大型工作負(fù)載的應(yīng)用程序。

異構(gòu)工作負(fù)載在手機(jī)等大容量、小尺寸設(shè)備中變得很常見，這些設(shè)備可以輕松包含 50 多個(gè)內(nèi)核，每個(gè)內(nèi)核專門用于一組特定的任務(wù)。如今，這些類型的工作負(fù)載正在進(jìn)入更廣泛的應(yīng)用領(lǐng)域。即使是現(xiàn)代汽車，也正在從整個(gè)車輛的分布式控制器演變?yōu)榧惺疆悩?gòu)多核控制器。軟件定義汽車的出現(xiàn)，以支持更高的自動(dòng)化水平和復(fù)雜的車載應(yīng)用，正在推動(dòng)汽車行業(yè)轉(zhuǎn)向異構(gòu)計(jì)算模型。

即使在同構(gòu)的多核處理器實(shí)現(xiàn)中，設(shè)計(jì)人員也在尋找運(yùn)行異構(gòu)工作負(fù)載的能力。提供具有高帶寬互連的大規(guī)模、一致的多核集群（大于八核）和定制處理器的能力，為異構(gòu)任務(wù)提供了另一種架構(gòu)選擇，尤其是那些需要共享連貫數(shù)據(jù)的任務(wù)。例如，在計(jì)算存儲(chǔ)應(yīng)用程序中，核心集群的一個(gè)子集可以用作主機(jī)處理器（運(yùn)行 Linux），而運(yùn)行 RTOS 的另一個(gè)核心子集可以管理 SSD 存儲(chǔ)陣列。所有這些都可以通過單個(gè)多核群集進(jìn)行管理。

支持專用處理器架構(gòu)需要什么？

我們現(xiàn)在看到的專用處理器架構(gòu)為可編程性和工具帶來了一系列新的挑戰(zhàn)。畢竟，如果芯片難以編程，支持這些工作負(fù)載的復(fù)雜、多處理架構(gòu)幾乎沒有用處。這就要求人們注意需要一組與這些類型的架構(gòu)相一致的強(qiáng)大工具，從而簡(jiǎn)化工程師將其應(yīng)用程序編程和移植到不同處理器的過程。

異構(gòu)處理架構(gòu)提出了一個(gè)大問題，即如何連接所有組件以最好地支持并行處理。某些內(nèi)核可能放置在非常接近的位置，因此可以共享緩存等資源。因此，采用以數(shù)據(jù)為中心的體系結(jié)構(gòu)視圖并確定數(shù)據(jù)的位置、處理位置以及需要數(shù)據(jù)的位置非常有用。將數(shù)據(jù)保留在處理集群的本地可降低功耗和讀取延遲，同時(shí)減輕片上網(wǎng)絡(luò)的負(fù)載。為了提供靈活的內(nèi)存方案來處理本地?cái)?shù)據(jù)，可以在二級(jí)集群緩存和集群共享內(nèi)存之間動(dòng)態(tài)分區(qū)共享 SRAM（供可能與多核集群共享資源的其他處理元素使用）。設(shè)計(jì)人員可以決定如何在不同的處理器之間共享這些內(nèi)存資源。高帶寬和低延遲互連還可確保內(nèi)核之間的快速數(shù)據(jù)傳輸。

處理器架構(gòu)的另一個(gè)重要考慮因素涉及電源和時(shí)鐘域。獨(dú)立的電源和時(shí)鐘域有助于簡(jiǎn)化物理設(shè)計(jì)，同時(shí)最大限度地降低功耗和面積。集群中的內(nèi)核可以駐留在自己的電源域中，每個(gè)內(nèi)核運(yùn)行自己的時(shí)鐘。

處理器架構(gòu)師工具箱內(nèi)

為了促進(jìn)有效的異構(gòu)處理架構(gòu)，處理器架構(gòu)師在工具箱中提供了多種選項(xiàng)。

可并行化應(yīng)用程序的多核性能擴(kuò)展可實(shí)現(xiàn)近乎線性的加速;實(shí)現(xiàn)這一目標(biāo)的關(guān)鍵是低延遲處理器集群架構(gòu)和足夠的通信帶寬

通過專用處理器或定制硬件進(jìn)行硬件加速

專用指令集處理器 （ASIP） 加固件，提供處理器加軟件選項(xiàng)的靈活性以及硬件加速器的功耗和面積效率

廣泛的處理器 IP 解決方案組合

具有適當(dāng)功能的處理器和工具可以幫助緩解開發(fā)定制、異構(gòu)、多核架構(gòu)的一些挑戰(zhàn)。選擇處理器時(shí)，評(píng)估過程應(yīng)涵蓋性能、功耗、可擴(kuò)展性和靈活性規(guī)格。另一個(gè)重要的考慮因素是創(chuàng)建這些架構(gòu)的生態(tài)系統(tǒng)：基于事實(shí)或行業(yè)標(biāo)準(zhǔn)的工具可以降低風(fēng)險(xiǎn)并提供一致性。

在我們的 DesignWare? ARC? 處理器 IP 產(chǎn)品組合中，Synopsys 提供功耗和面積高效的 32/64 位 CPU 和 DSP 內(nèi)核、視覺處理器、子系統(tǒng)和軟件開發(fā)工具。ARC 處理器還受到一系列第三方工具、操作系統(tǒng)和中間件的支持，這些工具、操作系統(tǒng)和中間件來自加入 ARC 訪問計(jì)劃的領(lǐng)先行業(yè)供應(yīng)商。

下一代嵌入式處理器架構(gòu)示例。

我們的工具包括開發(fā)工具包、編譯器、調(diào)試器、模擬器、開源軟件、GNU 工具和旨在簡(jiǎn)化開發(fā)和編程過程的文檔。例如，使用我們的API，程序員可以編寫神經(jīng)網(wǎng)絡(luò)應(yīng)用程序，而不必?fù)?dān)心工作負(fù)載如何在硬件級(jí)別進(jìn)行分區(qū)或處理。API 通過一個(gè)層來處理這個(gè)問題，該層確定運(yùn)行軟件的最有效處理元素。另一個(gè)示例是調(diào)試環(huán)境，在該環(huán)境中，用戶可以看到不同異構(gòu)內(nèi)核的并發(fā)視圖，以實(shí)現(xiàn)高效、同步的調(diào)試過程。

當(dāng)現(xiàn)成的處理器 IP 不能完全滿足設(shè)計(jì)的獨(dú)特工作負(fù)載要求時(shí)，或者如果需要面向未來的處理能力，團(tuán)隊(duì)可能會(huì)選擇設(shè)計(jì)特定于應(yīng)用的處理器 （ASIP），它在其應(yīng)用領(lǐng)域內(nèi)提供軟件可編程性。Synopsys ASIP Designer 工具可自動(dòng)設(shè)計(jì)和實(shí)施 ASIP，提供對(duì)架構(gòu)選擇的快速探索，生成基于 C/C++ 編譯器的高效軟件開發(fā)套件，可自動(dòng)適應(yīng)架構(gòu)變化，并自動(dòng)生成功耗和面積優(yōu)化的可合成 RTL。

總結(jié)

摩爾定律的放緩為芯片設(shè)計(jì)人員開辟了新的創(chuàng)新途徑，這些設(shè)計(jì)人員尋求為其目標(biāo)應(yīng)用提取最佳PPA。專用處理器架構(gòu)已成為滿足不斷變化的處理器工作負(fù)載和復(fù)雜新算法需求的答案。大多數(shù)現(xiàn)代 SoC 都有處理要求，可以通過可配置的現(xiàn)成 IP 和專用專用硬件加速器的組合來優(yōu)化 PPA。設(shè)計(jì)這些架構(gòu)可能具有挑戰(zhàn)

審核編輯黃宇