0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DS31256閉合時鐘應(yīng)用

星星科技指導(dǎo)員 ? 來源:ADI ? 作者:ADI ? 2023-02-13 15:43 ? 次閱讀

DS16有16個物理端口(16 Tx和31256 Rx)或鏈路,可配置為信道化或非信道化。通道化端口可以處理一個、兩個或四個 T1 或 E1 數(shù)據(jù)鏈路。這些端口或鏈路的時鐘可以支持間隔時鐘。本應(yīng)用筆記介紹如何在31256通道HDLC控制器DS256中實現(xiàn)間隙時鐘應(yīng)用。

具有間隙時鐘的非通道化應(yīng)用

pYYBAGPp6hOAHQhsAAA47mIqqvk053.gif?imgver=1

圖1.具有正常時鐘的非通道化鏈路定時。

圖1顯示了沒有間隙(即正常)時鐘的非信道化鏈路的時鐘RCn/TCn和數(shù)據(jù)RDn/TDn的時序關(guān)系。數(shù)據(jù)是一個連續(xù)的串行流,沒有時隙的概念。每八位分組到一個字節(jié)中,具有任意對齊方式。接收的第一個位 (B7) 是八位組的最高有效位 (MSB)。接收到的最后一個位 (B0) 是最低有效位 (LSB)。DS31256要處理的位在RCn/TCn的上升沿或下降沿上時鐘輸入或輸出。

poYBAGPp6hWAcanoAABHx7LKSCE094.gif?imgver=1

圖2.帶間隙時鐘的非通道化接收鏈路時序。

圖2顯示了帶間隙時鐘的非通道化鏈路的接收時鐘RCn和數(shù)據(jù)RDn的時序關(guān)系。接收數(shù)據(jù)是一個連續(xù)的串行流,沒有時隙的概念。每八位分組到一個字節(jié)中,具有任意對齊方式。接收的第一個位 (B7) 是八位字節(jié)的 MSB。接收到的最后一個位(B0)是LSB。DS31256要處理的位在RCn的上升沿或下降沿上時鐘,應(yīng)忽略的位(表示為X)通過保持RCn靜止來抑制。圖 2 顯示 RCn 的靜態(tài)周期較低。通過擴展前一個有效位的高相位來實現(xiàn)的高電平也是可以接受的。選擇要處理的位是任意的,不受任何字節(jié)對齊或幀邊界考慮因素的影響。

pYYBAGPp6heAGY0JAABBYOQkL-Y157.gif?imgver=1

圖3.帶間隙時鐘的非通道化發(fā)送鏈路定時。

圖3顯示了具有間隙時鐘的非信道化鏈路的發(fā)送時鐘TCn和數(shù)據(jù)TDn信號的時序關(guān)系。傳輸數(shù)據(jù)是連續(xù)的串行流。非通道化鏈路中沒有時隙的概念。每八位分組到一個字節(jié)中,具有任意字節(jié)對齊方式。傳輸八位字節(jié)數(shù)據(jù),從 MSB (B7) 開始,以 LSB (B0) 結(jié)束。位在 TCn 的上升沿或下降沿上更新。發(fā)送鏈路可以通過保持相應(yīng)的 TCn 靜止狀態(tài)來停止。在圖3中,位B3和B6停滯一個周期,而位B2停滯三個周期。在 TCn 上顯示靜止期較低。通過擴展前一個有效位的高相位來實現(xiàn)的高電平也是可以接受的。TCn 的跳空可以任意發(fā)生,而不考慮字節(jié)或幀邊界。

具有間隙時鐘的非通道化應(yīng)用

poYBAGPp6hiAfhNGAABoDZx45-I257.gif?imgver=1

圖4.具有正常時鐘的通道化發(fā)射鏈路定時。

pYYBAGPp6hqAMkFtAAA-W_9jyYA674.gif?imgver=1

圖5.具有正常時鐘的本地信道化發(fā)送鏈路定時。

接收時鐘RCn/TCn與具有正常時鐘的信道化T1/E1鏈路的數(shù)據(jù)RDn/TDn的時序關(guān)系如圖4所示。對于 T1 幀,接收數(shù)據(jù)流具有單個成幀位(表示為 F),后跟綁定到 TS1 的八位字節(jié)...TS24.RDn/TDn 數(shù)據(jù)位(TS7 的 B1)由 RCn/TDn 的第一個邊沿輸入,在成幀位為 TS1 的 MSB 之后。RDn/TDn 位(TS0 的 B24)由 RCn 的最后一個邊沿輸入,然后成幀位是 TS24 的 LSB。對于 E1 幀,接收數(shù)據(jù)流具有單個成幀字節(jié)(表示為 FAS/NFAS),后跟綁定到 TS1 的八位字節(jié)...TS31.RDn/TDn 數(shù)據(jù)位(TS7 的 B1)由 RCn/TCn 的第一個邊沿輸入,在成幀字節(jié)是 TS1 的 MSB 之后。RDn/TDn 位(TS0 的 B31)由 RCn/TCn 的最后一個邊沿輸入,然后成幀字節(jié)是 TS31 的 LSB。

poYBAGPp6huAeuZ5AAB04ubAWOI418.gif?imgver=1

圖6.帶間隙時鐘的通道化接收鏈路定時。

帶間隙時鐘的信道化鏈路的接收時鐘RCn和數(shù)據(jù)RDn的時序關(guān)系如圖6所示。接收數(shù)據(jù)與時隙相關(guān)聯(lián)。每八位分組到一個字節(jié)中,并對齊。接收的第一個位 (B7) 是八位字節(jié)的 MSB。接收到的最后一個位(B0)是LSB。DS31256處理的位在RCn的上升沿或下降沿上時鐘。對于間隙時鐘應(yīng)用,RCn可以在任何幀位期間保持靜止。這些位應(yīng)被忽略(表示為 X)。在圖6中,RCn上的靜止周期較低。通過延長高相位而影響的高電平同樣是可以接受的。在通道化E1模式下,一旦幀沒有間隙,它必須在所有時隙位期間以2.048MHz連續(xù)工作。在通道化T1模式下,一旦幀沒有間隙,它必須在所有時隙位期間以1.544MHz連續(xù)工作。在間隙信道化應(yīng)用中,RSn 必須與間隙時鐘配合。一旦有間隔期,RSn 必須相應(yīng)地擴展。RSn 不是 8kHz 同步信號。

pYYBAGPp6hyAFOKIAABw-hy8tFM320.gif?imgver=1

圖7.帶間隙時鐘的通道化發(fā)送鏈路定時。

圖7顯示了具有間隙時鐘的信道化鏈路的發(fā)送時鐘TCn和數(shù)據(jù)TDn的時序關(guān)系。傳輸?shù)臄?shù)據(jù)與時隙相關(guān)聯(lián)。每八位分組到一個字節(jié)中,并對齊。傳輸?shù)牡谝粋€位(B7)是八位字節(jié)的MSB。傳輸?shù)淖詈笠粋€位 (B0) 是最低有效位。DS31256處理的位在TCn的上升沿或下降沿時鐘輸出。發(fā)送鏈路可以通過保持相應(yīng)的 TCn 靜止狀態(tài)來停止。在圖7中,B3位停滯了兩個時鐘周期。對于間隙時鐘應(yīng)用,TCn可以在任何幀位期間保持靜止。在圖6中,TCn上的靜態(tài)周期較低。通過延長高相位而影響的高電平同樣是可以接受的。在通道化E1模式下,一旦幀沒有間隙,它必須在所有時隙位期間以2.048MHz連續(xù)工作。在通道化T1模式下,一旦幀沒有間隙,它必須在所有時隙位期間以1.544MHz連續(xù)工作。在間隙、信道化應(yīng)用中,TSn必須與間隙時鐘配合。一旦出現(xiàn)間隔期,TSn 必須相應(yīng)地延長。TSn 不是 8k 同步信號。

您必須為正常或反相模式下的 RCn/TCn、0、1/2、1 和 2 個時鐘周期的 RSn/TSn 以及反相或反相模式配置相應(yīng)的寄存器。對于信道化和非溝道化、間隙或非間隙時鐘應(yīng)用,必須滿足DS31256第一層端口的交流特性要求。請參考DS31256數(shù)據(jù)資料了解更多詳情。

RCn、TCn、RDn、TDn、RSn、TSn 中的 n 是 DS31256 中的第一層端口(鏈路)編號,n = 0...15。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 控制器
    +關(guān)注

    關(guān)注

    112

    文章

    15885

    瀏覽量

    175357
  • hdlc
    +關(guān)注

    關(guān)注

    1

    文章

    33

    瀏覽量

    24580
收藏 人收藏

    評論

    相關(guān)推薦

    DS31256 Envoy - 寄存器轉(zhuǎn)儲例程

    本應(yīng)用筆記提供了將DS31256的寄存器、排隊程序、描述符和FIFO RAM的內(nèi)容轉(zhuǎn)儲到一個文件的程序代碼。這些數(shù)據(jù)在DS31256無法正常工作時非常關(guān)鍵,為進一步的研究和調(diào)試提供了重要信
    發(fā)表于 04-18 11:27 ?28次下載

    DS31256,pdf,datasheet (256-Cha

    The DS31256 Envoy is a 256-channel HDLC controller that can handle up to 60 T1 or 64 E1 data
    發(fā)表于 04-21 23:49 ?18次下載

    Examples of DS31256 Applicatio

    Abstract: App Note 3345 provides application examples for the DS31256 HDLC Controller.
    發(fā)表于 04-18 11:25 ?736次閱讀
    Examples of <b class='flag-5'>DS31256</b> Applicatio

    DS31256 HDLC Controller Step-b

    Abstract: This application note provides an example of how to configure a single T1 port on DS31256
    發(fā)表于 04-18 11:29 ?1124次閱讀
    <b class='flag-5'>DS31256</b> HDLC Controller Step-b

    DS31256 HDLC Controller Step-b

    Abstract: This application note provides an example of how to configure a single T1 port on DS31256
    發(fā)表于 04-18 11:30 ?839次閱讀
    <b class='flag-5'>DS31256</b> HDLC Controller Step-b

    DS31256 Loopback Modes

    Abstract: This application note shows how to configure various loopback modes of the DS31256 HDLC
    發(fā)表于 04-18 11:31 ?823次閱讀
    <b class='flag-5'>DS31256</b> Loopback Modes

    DS31256 Gapped Clock Applicati

    Abstract: This application note discusses how to realize gapped clock applications with the DS31256
    發(fā)表于 04-18 11:32 ?994次閱讀
    <b class='flag-5'>DS31256</b> Gapped Clock Applicati

    DS31256的初始化步驟

    摘要:DS31256 Envoy HDLC控制器在發(fā)送數(shù)據(jù)包之前的初始化順序。 概述按照設(shè)計,DS31256上電以后不會控制PCI總線。所有的物理端口(端口0至15)發(fā)送全1 (非HDLC空閑碼)
    發(fā)表于 04-20 09:02 ?941次閱讀

    DS31256 and T1/E1 Interface

    Abstract: This application note discusses how to connect the DS31256 HDLC Controller to the DS
    發(fā)表于 04-20 09:26 ?1492次閱讀
    <b class='flag-5'>DS31256</b> and T1/E1 Interface

    DS31256 HDLC控制器的配置步驟—橋接模式

    DS31256 HDLC控制器的配置步驟—橋接模式 本應(yīng)用筆記提供了怎樣配置橋接模式下DS31256 HDLC控制器T1端口的例子。文章提供了一個實際例程,以方便最終用戶使用,幫助他
    發(fā)表于 04-21 14:59 ?1476次閱讀
    <b class='flag-5'>DS31256</b> HDLC控制器的配置步驟—橋接模式

    DS31256 -256通道、高吞吐率HDLC控制器

    DS31256 -256通道、高吞吐率HDLC控制器 概述 DS31256是一款256通道高層數(shù)據(jù)鏈路控制器(HDLC),
    發(fā)表于 04-21 23:17 ?1334次閱讀
    <b class='flag-5'>DS31256</b> -256通道、高吞吐率HDLC控制器

    DS31256 PCI總線利用率

    DS31256 HDLC控制器訪問PCI總線,在發(fā)送和接收HDLC數(shù)據(jù)包時獲取和存儲這些數(shù)據(jù)包。本應(yīng)用筆記解釋了如何計算DS31256正常工作所需的可用總線帶寬。本應(yīng)用筆記中使用的術(shù)語將在一開始就定義。
    的頭像 發(fā)表于 01-11 14:08 ?643次閱讀
    <b class='flag-5'>DS31256</b> PCI總線利用率

    如何利用DS31256 HDLC控制器實現(xiàn)間隔時鐘應(yīng)用

    DS31256有16個物理端口(16 Tx和16 Rx)或鏈路,可配置為信道化或非信道化。通道化端口可以處理一個、兩個或四個 T1 或 E1 數(shù)據(jù)鏈路。這些端口或鏈路的時鐘可以支持間隔時鐘。本應(yīng)用筆記介紹如何在256通道HDLC
    的頭像 發(fā)表于 01-13 10:25 ?749次閱讀
    如何利用<b class='flag-5'>DS31256</b> HDLC控制器實現(xiàn)間隔<b class='flag-5'>時鐘</b>應(yīng)用

    DS31256 接口 - 電信

    電子發(fā)燒友網(wǎng)為你提供Maxim(Maxim)DS31256相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有DS31256的引腳圖、接線圖、封裝手冊、中文資料、英文資料,DS31256真值表,DS31256
    發(fā)表于 01-14 19:46
    <b class='flag-5'>DS31256</b> 接口 - 電信

    DS31256的分數(shù)級T1 (FT1)環(huán)回檢測

    這篇應(yīng)用筆記介紹了利用DS31256的接收BERT功能實現(xiàn)分數(shù)級T1 (FT1)上環(huán)回或下環(huán)回檢測(V.54)的方法,詳細說明請參考分數(shù)級T1.403附錄B規(guī)范。所提供的算法和示例代碼簡化了DS31256最終用戶的設(shè)計。
    的頭像 發(fā)表于 06-16 15:35 ?675次閱讀
    <b class='flag-5'>DS31256</b>的分數(shù)級T1 (FT1)環(huán)回檢測