集成NV RAM的微控制器設(shè)計指南

本應(yīng)用筆記將幫助達拉斯半導(dǎo)體安全微控制器和高速微控制器的用戶在實現(xiàn)非易失性SRAM時提高可靠性。本筆記適用于安全和高速安全微控制器系列以及DS87C530高速微控制器。超出容差的電壓尖峰、保護I/O引腳和負電源瞬變將在本應(yīng)用筆記中討論。

概述

采用電池供電的非易失性SRAM（NV RAM）的微控制器已在嵌入式市場中得到廣泛認可。與閃存或EEPROM技術(shù)不同，非易失性SRAM沒有寫入限制，這使其成為實時數(shù)據(jù)記錄應(yīng)用的理想選擇。在達拉斯半導(dǎo)體安全微控制器系列等產(chǎn)品中，NV RAM可用于提供系統(tǒng)內(nèi)可重新編程的程序存儲器。

本應(yīng)用筆記討論了集成NV RAM的微控制器產(chǎn)品的設(shè)計指南。提出了許多設(shè)計建議，以提高集成NV RAM的微控制器的可靠性。應(yīng)該強調(diào)的是，只要使用標準CMOS設(shè)計指南，電池備份存儲器與非易失性存儲器一樣可靠。本應(yīng)用筆記適用于安全微控制器和高速安全微控制器系列產(chǎn)品以及DS87C530高速微控制器。

超出容差的電壓尖峰

現(xiàn)實世界是一個嚴酷的地方;靜電放電（ESD）、電噪聲等可以進入系統(tǒng)。其中許多現(xiàn)象會在一個或多個器件引腳上感應(yīng)負電壓。CMOS設(shè)計指南要求引腳不得高于V值抄送或低于 V黨衛(wèi)軍.違反此準則可能會導(dǎo)致硬故障（損壞設(shè)備內(nèi)部的硅）或軟故障（無意修改內(nèi)存內(nèi)容）。

負電壓尖峰是CMOS器件的一個特殊問題。當出現(xiàn)負電壓尖峰時，器件內(nèi)的一個或多個寄生二極管可能會正向偏置。這將導(dǎo)致設(shè)備消耗大量電流，并可能導(dǎo)致設(shè)備閂鎖。通常，扭轉(zhuǎn)CMOS閂鎖的唯一方法是斷開器件的電源。如果器件的供電不受限制，則過大的電流消耗會對器件造成無法彌補的損壞。

不太嚴重，但同樣麻煩的是這可能對非易失性存儲器產(chǎn)生的影響。當寄生二極管形成時，將形成高電流路徑。這會將電流從器件中排出，并可能導(dǎo)致電壓在內(nèi)部驟降。如果內(nèi)部電壓降至維持存儲器所需的最小值以下，則可能會遇到軟錯誤。

在實際應(yīng)用中，通常很難或不可能消除所有高于V的電壓抄送或低于 V黨衛(wèi)軍.實際上，大多數(shù)器件可以容忍0.3V的過沖或下沖。以下案例討論了此類情況的常見原因以及將其對系統(tǒng)的影響降至最低的方法。

保護 I/O 引腳

器件遇到負電壓尖峰的最常見方式是通過其通用I/O引腳。這些通常是微控制器與“外部世界”的唯一聯(lián)系。電動機和鍵盤等設(shè)備會產(chǎn)生大量電噪聲。例如，觸摸門把手時所經(jīng)歷的沖擊可能高達 30kV。如果該電壓從鍵盤傳輸?shù)轿⒖刂破飨到y(tǒng)，則會嚴重損壞電子元件。

圖1顯示了可用于保護微控制器I/O引腳的二極管保護方案。該方案依賴于使用肖特基二極管和限流電阻來降低電流尖峰對器件的影響。當接近器件引腳的電壓超過V時抄送或 V黨衛(wèi)軍超過0.1V - 0.2V時，肖特基二極管將變?yōu)檎蚱茫瑢⒍嘤嗟碾妷簭钠骷_傳導(dǎo)出去。限流電阻還有助于抑制電壓尖峰對微控制器的影響。

圖1.外部 I/O 保護方案。

必須仔細選擇圖1所示的保護二極管。大多數(shù)肖特基二極管，如流行的1N5817，都適用于室溫。然而，在高溫下，它們的反向偏置泄漏將開始加載I/O線，使器件難以驅(qū)動邏輯1。例如，DS87C520可以驅(qū)動邏輯1，最大電流為50μA。在室溫下，典型 1N5817 的反向漏電流為 30μA。然而，在70°C時，反向漏電流大于100μA。微控制器將無法提供足夠的電流來維持2.4V的高CMOS邏輯。

任何使用的肖特基二極管的漏電流都應(yīng)遠低于源極器件的最大驅(qū)動電流。許多供應(yīng)商都提供具有低反向漏電流的二極管。

負電源瞬變

電壓尖峰的另一個來源是電源。許多簡單的穩(wěn)壓器，如7805 5V穩(wěn)壓器，在上電時會產(chǎn)生電壓尖峰而臭名昭著。在設(shè)計電源時必須小心，以免在上電或?qū)⒇撦d進出系統(tǒng)時產(chǎn)生過多的噪音。

通過在V兩端使用反向偏置肖特基二極管可以減少電源瞬變問題抄送和 GND，類似于用于保護 I/O 引腳的接地。圖 2 顯示了一個這樣的方案。

圖2.穩(wěn)壓器保護方案。

審核編輯：郭婷