用于I/O、微處理器和DSP內(nèi)核電壓的雙電壓跟蹤電路

本文介紹用于單 I/O 電壓和雙內(nèi)核電壓的雙跟蹤控制器。它描述了如何將電路施加到一個(gè)或多個(gè)內(nèi)核電壓。涵蓋的原則包括：跟蹤需求、實(shí)用電路、控制器功能、跟蹤電壓電平選擇、元件值選擇、整體電路精度、電路穩(wěn)定性、一些市售 DC/DC 轉(zhuǎn)換器的特性以及級聯(lián)電源和并聯(lián)電源操作。電路提供選項(xiàng)和跟蹤波形。

電壓跟蹤要求

重要的是，微處理器的輸入/輸出（I/O）和內(nèi)核電壓在上電和關(guān)斷時(shí)不得偏離制造商的規(guī)格。典型的現(xiàn)代微處理器的I/O部分通常工作在3.3V或2.5V，而內(nèi)核可能工作在1.8V、1.5V或1.3V。典型要求是內(nèi)核和I/O電壓在上電/斷電期間彼此之間的差異不超過規(guī)定的小幅，并且在上電或斷電期間電壓超出容差不超過幾十毫秒。例如，PowerPC?的指南對上電/斷電時(shí)的超容差I(lǐng)/O和內(nèi)核電壓設(shè)置了20ms的限制，對內(nèi)核電壓的規(guī)格設(shè)置了±50mV的規(guī)格。順便提一下，后一種規(guī)格表明，在2.8V時(shí)，電源精度（包括任何串聯(lián)跟蹤電路壓降）優(yōu)于±1.8%。

電壓跟蹤方法

有幾種方法可以滿足上電/下電跟蹤要求：肖特基二極管矩陣電路、多通道串聯(lián)跟蹤電路和并聯(lián)跟蹤電路。雖然串聯(lián)跟蹤表現(xiàn)出串聯(lián)電壓/功率損耗，二極管矩陣需要復(fù)雜的二極管選擇，并且二極管在短路條件下可能會熔斷，但并聯(lián)跟蹤也沒有缺點(diǎn)。MAX5039和MAX5040并聯(lián)跟蹤控制器不僅消除了串聯(lián)電壓/功率損耗，而且最大限度地減少了跟蹤電路元件的數(shù)量，有助于實(shí)現(xiàn)成本最低的解決方案。只需一個(gè) MOSFET（每個(gè)內(nèi)核電壓）即可跟蹤 I/O 和內(nèi)核電壓，并且該 MOSFET 在上電/關(guān)斷期間僅工作幾毫秒。

基本電路說明

圖1所示的基本雙通道分流電壓跟蹤控制器電路采用單個(gè)MAX5039跟蹤控制器和單個(gè)NMOS器件，用于系統(tǒng)中的每個(gè)內(nèi)核電壓。每個(gè) NMOS 都經(jīng)過控制，以連接 I/O 和核心電壓線路 （VI/O和 V核心） 在通電/關(guān)機(jī)期間一起。每個(gè)控制器和MOSFET僅在上電/斷電的跟蹤階段短暫充當(dāng)串聯(lián)穩(wěn)壓器，因此功耗最小，每個(gè)電源周期僅發(fā)生幾毫秒。正常工作時(shí)不會發(fā)生串聯(lián)電路壓降或功耗。

圖1.基本的雙電壓跟蹤控制。

當(dāng) VI/O出現(xiàn)在 V 之前核心/ 5核心源自更高的 VI/O控制器和 MOSFET 作為串聯(lián)穩(wěn)壓器的電壓。當(dāng) V核心出現(xiàn)在 V 之前I/O、VI/O連接到 V核心控制器和 MOSFET 作為串聯(lián)開關(guān)工作的電壓?？赡茏詈檬?VI/O供應(yīng)略高于 V核心供應(yīng)，但這不是必需的（取決于供應(yīng)特性）。

詳細(xì)電路

具有所有選項(xiàng)的完整單通道電壓跟蹤電路如圖2所示。本電路包含全功能MAX5040，提供電源就緒或POK輸出。當(dāng)I/O檢測電壓《1.230V且跟蹤階段完成時(shí)，漏極開路POK輸出釋放至高電平。

組件函數(shù)如下：

MAX5040 - 跟蹤控制器

Q1， NMOS - 并聯(lián)開關(guān)或穩(wěn)壓器

C1、C2 和 R3 - 穩(wěn)壓器控制環(huán)路補(bǔ)償

R1 & R2 - 反饋電壓控制衰減器組 V核心跟蹤電壓

R9 和 C3 - 反饋線索網(wǎng)絡(luò)

R5/R6 - 電源就緒檢測設(shè)定點(diǎn)衰減器

D1 和 CIN - 能量存儲允許控制器在電源關(guān)閉時(shí)繼續(xù)運(yùn)行

R7 & R8 - 啟動電壓設(shè)定點(diǎn)衰減器。

圖2.用于單核電壓的完整電壓跟蹤電路。

詳細(xì)的雙跟蹤控制電路

單V核心圖2的跟蹤控制器擴(kuò)展到多個(gè)V核心系統(tǒng)只需為每個(gè)額外的 V 包含一個(gè)額外的控制器/MOSFET 電路核心這需要跟蹤。完整的雙跟蹤電路如圖3所示。

圖3.用于兩個(gè)內(nèi)核電壓的雙跟蹤控制器電路。

請注意，僅使用單個(gè)UVLO電阻分壓器。第一個(gè)控制器的 /SDO 輸出以菊花鏈方式連接到下一個(gè)控制器的 UVLO 輸入，串聯(lián)中最終控制器的 /SDO 用于使能所有低壓穩(wěn)壓器。每個(gè)R1/R2分壓器都針對所需的跟蹤內(nèi)核電壓進(jìn)行調(diào)整。如果使用MAX5040控制器，每個(gè)POK輸出可以獨(dú)立使用，也可以根據(jù)需要通過集電極OR提供單個(gè)復(fù)合POK。否則，可以使用單個(gè)MAX5040，其余控制器為MAX5039。

控制器開啟操作

MAX5039/MAX5040跟蹤控制器由VCC從5V控制電源線供電。以下解釋假設(shè)VI/O使能信號先于VCORE使能信號。［當(dāng)兩個(gè)使能信號重合或VCORE使能先于VI/O使能時(shí)，會注意到差異。

當(dāng)應(yīng)用 Vcc 時(shí)啟動啟動操作（從零斜坡或升壓）。請參閱圖 4。

當(dāng)Vcc達(dá)到0.9V時(shí)，IC變?yōu)榛顒訝顟B(tài)，此時(shí)/穩(wěn)壓器關(guān)斷線路/SDO被驅(qū)動為低電平，以確保VI/O和VCORE電源穩(wěn)壓器被禁用。

當(dāng)VCC達(dá)到2.5V時(shí)，NDRV被驅(qū)動至VCC，接通低閾值MOSFET，將VI/O和VCORE線路連接在一起。電源穩(wěn)壓器仍處于關(guān)閉狀態(tài)，因?yàn)?/SDO 保持低電平。

當(dāng)VCC達(dá)到4.5V時(shí)（設(shè)置R7/R8欠壓控制衰減器，使UVLO引腳此時(shí)達(dá)到1.230V），/SDO被驅(qū)動為高電平以使能VI/O和VCORE電源穩(wěn)壓器。VI/O 和 VCORE 電源穩(wěn)壓器輸出通過 MOSFET 保持連接在一起，因?yàn)?NDRV 仍位于 VCC。

VI/O 先于 VCORE，并開始以 I/O 穩(wěn)壓器特性決定的速率上升。注意：VI/O 和 VCORE 都不應(yīng)以超過 6.6V/μs 的速率上升。VCORE 隨 VI/O 上升，因?yàn)閮蓷l穩(wěn)壓器輸出線通過 MOSFET 連接。在此階段，I/O穩(wěn)壓器輸出同時(shí)提供I/O和內(nèi)核負(fù)載，并反向驅(qū)動CORE穩(wěn)壓器輸出;兩個(gè)電壓相等。［如果VCORE先于VI/O，則VCORE反向驅(qū)動VI/O電源;兩個(gè)電壓相等。請參閱圖 5。

圖4.啟動/關(guān)斷操作，VI/O啟用前面的 V核心使。

圖5.啟動操作，V核心啟用前面的 VI/O使。

當(dāng) VCORE （=VI/O） 達(dá)到編程的 VCORE 設(shè)定點(diǎn)時(shí)，NDRV 會根據(jù)需要從 VCC 下降到較低的值，以將 VCORE 調(diào)節(jié)到略低于其正常值的預(yù)選設(shè)定點(diǎn)。［如果 VCORE 在 VI/O 之前，則忽略設(shè)定點(diǎn)，VCORE 上升到其正常的穩(wěn)壓器控制電平，VI/O 等于 VCORE，直到 I/O 穩(wěn)壓器輸出可用且 VI/O 超過 VCORE。此時(shí)，NDRV被驅(qū)動為低電平以關(guān)閉MOSFET，兩個(gè)電壓變得獨(dú)立，VI/O上升到正常水平，POK被釋放到高電平，控制器導(dǎo)通序列被終止。

控制器和 MOSFET 充當(dāng)串聯(lián)調(diào)整穩(wěn)壓器，直到 V核心當(dāng) V 可用時(shí)核心上升到其正常的穩(wěn)壓器控制電平，NDRV 被驅(qū)動為低電平以關(guān)閉 MOSFET，兩個(gè)電壓變得獨(dú)立，VI/O上升到正常水平，控制器接通序列終止。

如果導(dǎo)通序列延遲，因?yàn)?VI/O或 V核心在釋放 /SDO 后，在內(nèi)部定時(shí) 15 毫秒內(nèi)不會啟動，/SDO 將被驅(qū)動為低電平以中止開啟序列。此故障條件被鎖定以防止自動重新啟動嘗試。

控制器關(guān)斷操作

在正常運(yùn)行期間，控制器持續(xù)監(jiān)控內(nèi)核、I/O 和CORE_FB電壓。如果 V核心降至R1/R2設(shè)定的內(nèi)核調(diào)節(jié)電壓（可能是由于意外的高電流負(fù)載或短路），NDRV將被驅(qū)動為高電平以重新置位調(diào)節(jié)模式。請參閱圖 4。

如果這種情況持續(xù)超過10-20ms故障時(shí)間，或者如果UVLO引腳上的電壓降至其閾值電壓以下，則/SDO將被驅(qū)動為低電平以開始關(guān)斷操作。

VUVLO降至UVLO閾值以下，或者故障持續(xù)時(shí)間超過10-20ms。

/SDO 被驅(qū)動為低電平以禁用 VI/O 和 VCORE 電源。

VCORE 和地之間的內(nèi)部 20W MOSFET 泄放器導(dǎo)通以釋放輸出負(fù)載。

VCORE 開始下降。

VCORE 下降到 VCORE 設(shè)定點(diǎn)，而 VI/O 仍高于 VCORE，只要 VI/O 保持大于 VCORE，NDRV 就會根據(jù)需要驅(qū)動到中間點(diǎn)，以在設(shè)定點(diǎn)調(diào)節(jié) VCORE。

VI/O 降至 VCORE，NDRV 驅(qū)動至 VCC，打開 MOSFET 以將 VI/O 和 VCORE 線路短接在一起。注意： 在斷電階段，Vcc 必須保持在工作范圍內(nèi)，以便控制器可以繼續(xù)控制 NDRV，直到負(fù)載放電［1］。

選擇磁芯電壓跟蹤電平

內(nèi)核電壓跟蹤電平［2］ VCT（由圖2中的反饋衰減器R1/R2設(shè)置）是控制器處于跟蹤模式時(shí)VCORE保持的電壓。當(dāng)VI/O電源在VCORE電源之前出現(xiàn)時(shí)，就會發(fā)生這種情況。內(nèi)核電壓跟蹤電平的選擇是一個(gè)重要的考慮因素，主要取決于VCORE和VI/O電源精度。約束如下：

VCT 必須低于 VCORE 的容差限制值，

VCT 必須高于 VI/O 減去 VI/O 和 VCORE 之間允許的差異，

VCT 不能高于 VI/O，或

VCT 必須高于允許的最低 VCORE。

我們必須提前知道V的限制I/O和 V核心用品。

例如，我們設(shè)置了以下限制：

VI/O 電源 = 3.3V±5%， 或 3.135-3.465V，

VCORE 電源 = 1.5V±50mV （±3.33%），或 1.45-1.55V，

VCORE 最小電壓 = 1.5V-10%，或 1.35V，以及

VCT必須在1.35-1.45V范圍內(nèi)，包括所有設(shè)置誤差。

選擇衰減器R1/R2比，使得在跟蹤階段CORE_FB引腳上出現(xiàn)0.8V電壓。我們將在示例中使用 VCT = 1.40V。

選擇衰減器R1/R2比，使得在跟蹤階段CORE_FB引腳上出現(xiàn)0.8V電壓。我們將使用 V電腦斷層掃描示例中為 1.40V。

內(nèi)核電壓和電壓電腦斷層掃描所有來源的誤差限值如圖 6 所示。五世電腦斷層掃描必須保持在 1.35V 以上（最小值）核心允許且低于 1.45V 最小 V核心供應(yīng)范圍。

圖6.V 的表示電腦斷層掃描誤差限制和實(shí)現(xiàn)值。

確定錯誤

將電壓設(shè)置為CORE_FB時(shí)有幾個(gè)錯誤。它們是：

比較CORE_FB電壓的800mV基準(zhǔn)在整個(gè)溫度范圍內(nèi)的容差為±2%。

電阻器本身具有公差;建議電阻容差為 ±0.1%。

電阻器的溫度系數(shù)為 25.0% 和 1.0% 電阻器的溫度系數(shù)為 ±5ppm/°C，100% 電阻器的溫度系數(shù)為 ±1ppm。

電阻器選擇只能以 1-2% 的增量進(jìn)行。

如果R1和R2的值非常高，則偏置電流可能會產(chǎn)生影響CORE_FB。

內(nèi)部控制放大器的增益有限，因此R1/R2比值的計(jì)算包括有限放大器開環(huán)增益的影響。在選擇R1/R2時(shí)可以忽略復(fù)雜的計(jì)算，并且可以導(dǎo)出誤差項(xiàng)。

但是，不要驚慌

我們可以為您簡化所有這些，并使選擇 R1/R2 值的過程機(jī)械化。實(shí)際上，誤差的主要貢獻(xiàn)是參考本身的±2%。因此，讓我們檢查每個(gè)項(xiàng)目，一次檢查一個(gè)，看看每個(gè)項(xiàng)目對總誤差的貢獻(xiàn)程度。所有電阻值相關(guān)誤差均受R1/R2比值的影響，因此隨所選V而變化電腦斷層掃描。

以任何允許的R1/R2比率執(zhí)行所有誤差計(jì)算;它還使 UVLO 和 I/O 檢測電阻衰減器的選擇機(jī)械化（參見圖 2）。

許多讀者可能更喜歡跳過以下部分，因?yàn)樗饕菫榱藥椭斫饨M件選擇電子表格是如何機(jī)械化的。

參考錯誤

這是一個(gè)真正的±2%，不能減少。

電阻容差

電阻容差誤差不是獨(dú)立于R1/R2比值的固定值，而是該比值的函數(shù)。不建議使用 ±1% 電阻。使用±_%電阻器的成本與使用±0.1%電阻器的成本相似，因此建議使用±0.1%電阻器。VCT=1.40V （ = 0.57143） 時(shí)計(jì)算出的最差情況容差誤差為 ±0.0857%。

電阻器TCR

TCR表示為±，并顯示為典型的蝶形曲線，因此最壞的情況是當(dāng)一個(gè)電阻表現(xiàn)出正TCR而另一個(gè)電阻表現(xiàn)出負(fù)TCR時(shí)。事實(shí)上，相同值的電阻器應(yīng)表現(xiàn)出幾乎相同的TCR;R1 和 R2 的值相差小于 2：1。假設(shè)類似值的電阻將跟蹤±10ppm，則在-40至+85°C溫度范圍內(nèi)計(jì)算出的±25ppm電阻的最差情況TCR誤差在VCT=1.40V時(shí)為±0.056%。然而，電子表格接受 ±25ppm 作為 0.1% 電阻的實(shí)際值（在 1.40V 時(shí)，整個(gè)溫度范圍內(nèi)為 ±0.1398%）。電阻 TCR 誤差可根據(jù)以下公式計(jì)算：

TCR 以百萬分之一表示，但在等式中應(yīng)寫為小數(shù)（例如; 25ppm = 0.000025）。T 是與 25°C 的最大差值的絕對值（例如;-40 至 +85°C 產(chǎn)生兩個(gè)值：-65° 和 +60°）。

當(dāng) （+） 和 （-） 在上述商中反轉(zhuǎn)時(shí)，類似的值適用。

電阻器選擇

雖然可用的電阻值以2%為增量，但通過將R2分成兩部分，可以使實(shí)際R1/R2比值接近計(jì)算值。一個(gè)部分 R2a 是計(jì)算值以下最接近的可用值;另一部分 R2b 是一個(gè)非常低的值。以這種方式處理時(shí)，如果電阻在E96序列中，選擇誤差通常為《±0.01%，如果在E24序列中，則選擇誤差通常為《±0.05%。

CORE_FB 偏置電流

選擇數(shù)據(jù)手冊中在整個(gè)溫度范圍內(nèi)最大電流為300nA，以允許較短的測試時(shí)間，并且不代表實(shí)際漏電流，在85°C時(shí)小于30nA。 流入R1（10K）的一到三十納安（參見圖7）將導(dǎo)致10-300μV的誤差（+0.0007至+0.021%的VCT），因此在誤差計(jì)算中可以忽略。在此計(jì)算中不可能出現(xiàn)負(fù)誤差。

圖7.跟蹤電壓控制環(huán)路。

圖8.基準(zhǔn)電壓測量電路。

控制放大器開環(huán)增益限制

在這種情況下，閉環(huán)增益誤差計(jì)算有些難以捉摸，因?yàn)榻o定的基準(zhǔn)電壓誤差包括其自身的環(huán)路增益誤差，這是由于在單位閉環(huán)增益下設(shè)置為運(yùn)算放大器輸出時(shí)測量的。運(yùn)算放大器本身的實(shí)際開環(huán)增益通常為 4000，但范圍為 1000 至 10，000［4］。由于NMOS gfs極高，MOSFET源極跟隨器增益為》0.99，因此整體環(huán)路增益幾乎沒有變化。通常，圖7所示電路的閉環(huán)增益計(jì)算公式為：

可以應(yīng)用適當(dāng)?shù)臄?shù)學(xué)操作來證明，由于 V裁判圖8中使用的測量和規(guī)格方法，其中V裁判測量為 VR，但建議位于 VR0，校正后的增益公式為：

誤差可以通過形成實(shí)際與理想比率，減去 1 并將 x100 乘以百分比來計(jì)算。當(dāng)Avol=時(shí)，上述VCT方程的最終形式坍縮為1/，因此最小增益下的誤差為：

VCT=1.40V時(shí)，實(shí)際計(jì)算的最差情況開環(huán)增益誤差為-0.00075至-0.0749%。在此計(jì)算中不可能出現(xiàn)正誤差。

誤差線性和

VCT=+1.40V時(shí)，使用0.1%電阻（包括300μV CORE_FB偏置誤差、25ppm TCR和0.01%電阻選擇誤差）計(jì)算的最差情況誤差總和為-2.316/+2.257%。MAX5039/MAX5040元件選擇電子表格計(jì)算包括除CORE_FB偏置電流誤差外的所有可能誤差。

電路穩(wěn)定性注意事項(xiàng)

圖1中的元件C2、C3和R2控制跟蹤穩(wěn)壓放大器的穩(wěn)定性，MAX5039/MAX5040數(shù)據(jù)資料中有詳細(xì)描述。建議選擇反饋電阻R1作為常值（通過R2的變化進(jìn)行調(diào)整）。這允許 C2 和 R3 保持固定值，而不考慮 V電腦斷層掃描所選值［5］。元件選擇電子表格針對任何選定的 R1 值計(jì)算這些值。

引線網(wǎng)絡(luò) C3/R9 提高了跟蹤環(huán)路速度，以消除 V電腦斷層掃描跟蹤階段的過沖和下沖。圖 9 和圖 10 說明了引入領(lǐng)先網(wǎng)絡(luò)后的改進(jìn)情況。注意NDRV在沒有超前網(wǎng)絡(luò)的情況下響應(yīng)緩慢和過沖，以及由此產(chǎn)生的V電腦斷層掃描圖9中的過沖和下沖（兩個(gè)圖中的垂直刻度不同）。元件選擇電子表格針對任何選定的 R1 值計(jì)算這些值。

圖9.無引線網(wǎng)絡(luò)的啟動波形。

圖 10.帶引線網(wǎng)絡(luò)的啟動波形。

電阻R4可以保持固定，而不考慮C的值抄送當(dāng)領(lǐng)先網(wǎng)絡(luò)就位時(shí)。R4=39適用于 C抄送值為 1500μF 或更高。對于非常大的 C 值抄送，可以考慮降低R4，以略微提高跟蹤階段的環(huán)路穩(wěn)定性。

雙跟蹤控制啟動和關(guān)斷波形如圖11和12所示。

圖 11.雙跟蹤啟動波形。

圖 12.雙跟蹤關(guān)斷波形。

特殊注意事項(xiàng) - 電源系統(tǒng)電源配置

各個(gè)系統(tǒng)設(shè)計(jì)將具有不同的電源和電源調(diào)節(jié)器/轉(zhuǎn)換器配置。一個(gè)電源系統(tǒng)可能只有一個(gè)5V電源，可用于為系統(tǒng)所需的所有低壓轉(zhuǎn)換器供電，而另一個(gè)電源系統(tǒng)可能只有一個(gè)3.3V電源。還有一些可能具有多個(gè)I/O和CORE電壓，可從單個(gè)多電壓源獲得，而無需使能控制線。每個(gè)都將受益于跟蹤電路配置的變化。

我們將研究 3 種基本配置，分別描述為 A、B 和 C，圖 13 中繪制了圖表，其變體將在后面描述。

圖 13.三種基本的電源系統(tǒng)電源配置。

如何處理跟蹤控制電路的主要區(qū)別在于轉(zhuǎn)換器的關(guān)斷控制信號輸入的可用性以及轉(zhuǎn)換器本身的特性。系統(tǒng)A具有關(guān)斷控制信號輸入，而系統(tǒng)B沒有關(guān)斷控制，用于+3.3V V。I/O，并且系統(tǒng) C 在任一 V 上都沒有可用的關(guān)斷控制I/O或 V核心用品。

系統(tǒng)B和C必須包括一個(gè)串聯(lián)開關(guān)，用于中斷和控制一個(gè)或多個(gè)電壓源。前面已經(jīng)提到，6.6V/μs是MAX5039/MAX5040跟蹤控制器可接受的最大電壓上升速率。系統(tǒng)處理器規(guī)格也可能限制其 V 的最大上升速率I/O和 V核心電壓。在這些情況下，串聯(lián)開關(guān)必須具有控制輸出電壓上升速率的能力。當(dāng)跟蹤控制器通過單個(gè)MAX6820電源排序器IC增強(qiáng)，加上一個(gè)串聯(lián)MOSFET（用于每個(gè)非使能電源）時(shí)，很容易實(shí)現(xiàn)這一點(diǎn)。

此外，我們還需要了解 DC-DC 轉(zhuǎn)換器使能控制的上升和過沖電壓速率、使能控制的極性以及任何使能排序要求。如果轉(zhuǎn)換器/穩(wěn)壓器的輸出在啟動時(shí)從另一個(gè)電壓源反向饋電時(shí)行為不正常，或者第一個(gè)上來的轉(zhuǎn)換器無法支持整個(gè)系統(tǒng)的啟動電流，包括電容充電，則可能會產(chǎn)生使能時(shí)序要求。在大多數(shù)情況下，需要延遲 V核心使能信號在 V 后 _-2msI/O啟用信號。

使用MAX1842可以輕松構(gòu)建功率轉(zhuǎn)換器，以滿足所需的電壓上升速率和過沖特性，也可以購買現(xiàn)成的模塊化轉(zhuǎn)換器。一些模塊化功率轉(zhuǎn)換器（如 Power Trends PT6600 系列）可能需要串聯(lián) MOSFET 開關(guān)來控制電壓上升速率，因?yàn)轱@會出現(xiàn)過大的使能控制輸出電壓上升和過沖率。其他產(chǎn)品如 DATEL LSN 系列表現(xiàn)出良好控制的電壓上升速率，無過沖，但可能需要交錯使能信號以確保正確的啟動操作。PT6600 系列具有正邏輯使能控制，而 LSN 系列具有負(fù)邏輯使能控制。表 1 列出了一些選項(xiàng)。

表 1.一些模塊化和內(nèi)置轉(zhuǎn)換器特性

轉(zhuǎn)換器類型和系列	禁用信號極性	啟用所需的排序	使能控制的輸出電壓上升率	使能控制的輸出電壓過沖
MAX1842分立器件	陰性	建議使用單 R/C 延遲	控制	控制
達(dá)特爾 LSN 系列	陽性	建議使用單 R/C 延遲	控制	控制
電源趨勢 PT6600 系列	陰性	不適用，因?yàn)?/font>	不受控制的。硬線使能導(dǎo)通，并控制輸入電壓轉(zhuǎn)換率	不受控制的。硬線使能導(dǎo)通，并控制輸入電壓轉(zhuǎn)換率

A型系統(tǒng)配置

A型系統(tǒng)可以以并聯(lián)配置運(yùn)行，其中所有轉(zhuǎn)換器均由單個(gè)電源驅(qū)動，如圖14所示。所引用的 DATEL LSN 系列轉(zhuǎn)換器對 ENABLE 信號表現(xiàn)出友好的行為，但需要在 ENABLE 線路中使用逆變器。它們還可能受益于內(nèi)核電壓轉(zhuǎn)換器的延遲，以便I/O電壓先于內(nèi)核電壓上升。簡單實(shí)用的延遲和反轉(zhuǎn)電路詳見使能部分。

圖 14.并聯(lián) A 型系統(tǒng)還說明了延遲和反向啟用。

采用MAX1842構(gòu)建的分立式轉(zhuǎn)換器工作在圖15所示，使能線路中沒有反相器。

圖 15.帶分立轉(zhuǎn)換器的并聯(lián) A 型系統(tǒng)。

B型系統(tǒng)配置

如果穩(wěn)壓器在使能信號上表現(xiàn)不佳，則B型系統(tǒng)最好在級聯(lián)配置中工作，如圖16所示。在級聯(lián)系統(tǒng)中，外部+3.3V電源由MAX6820 IC控制的串聯(lián)MOSFET中斷;低壓轉(zhuǎn)換器由串聯(lián) MOSFET 的輸出側(cè)供電。從串聯(lián)MOSFET柵極到地放置一個(gè)電容，以控制中斷+3.3V的上升速率。電源趨勢 PT6600 轉(zhuǎn)換器在使能輸入連接到其 V 時(shí)表現(xiàn)良好在行當(dāng) V在上升速率由MOSFET系列控制。如果使用的穩(wěn)壓器在使能時(shí)表現(xiàn)良好，則圖17中的非級聯(lián)B型系統(tǒng)是合適的，不會對3.3V串聯(lián)MOSFET開關(guān)施加額外的應(yīng)力。

圖 16.級聯(lián) B 型系統(tǒng)。

圖 17.并聯(lián)B型系統(tǒng)。

C型系統(tǒng)配置

Type-C 系統(tǒng)需要為每個(gè)受控電壓線提供一個(gè)串聯(lián)的 MOSFET，因?yàn)樗须妷菏冀K存在，并且沒有可用的 ENABLE 控制線。所有線路均由MAX6820電源時(shí)序控制器IC中斷和斜坡上升，如圖18所示。從柵極到地連接的電容器控制電壓斜坡速率。MAX5039 /SDO輸出在適當(dāng)?shù)臅r(shí)間使能MAX6820，由+5V輸入控制線控制。

圖 18.C型系統(tǒng)。

使能延遲和反轉(zhuǎn)電路

MAX5039/MAX5040提供使能輸出，標(biāo)有/SDO，用于使能/禁用外部電源轉(zhuǎn)換器或穩(wěn)壓器。此輸出為負(fù)真禁用或正真啟用。它將吸收1.5mA或源出1mA電流，因此多個(gè)MAX5039的輸出可能不會一起進(jìn)行集電極或連接。因此，圖3所示的菊花鏈連接適用于使用多個(gè)MAX5039的系統(tǒng)。

人們認(rèn)識到，這種類型的使能輸出并不符合所有穩(wěn)壓器/轉(zhuǎn)換器使能控制信號要求。一些轉(zhuǎn)換器具有正真使能輸入，而其他轉(zhuǎn)換器具有正真禁用輸入。有些，如電源趨勢PT6600系列，需要一個(gè)集電極開路電流吸收禁用驅(qū)動器，而另一些，如DATEL LSN系列，需要一個(gè)電流源極禁用驅(qū)動器。采用MAX1842控制器芯片構(gòu)建的轉(zhuǎn)換器由MAX5039 /SDO灌電流/拉電流輸出直接供電。

表2列出了一些商用模塊化轉(zhuǎn)換器的啟用/禁用要求。

表 2 使能電路要求

產(chǎn)品	必須使能信號	禁用信號必須	最大施加電壓
達(dá)特爾 LSN 系列	開路或低電平	源 3mA @>2.25V	轉(zhuǎn)換器輸入+電壓
電源趨勢 PT6600 系列	開路或高電平	灌電流 0.5mA @<0.35V	+5V
MAX1842	高源電流 1μA @>2.0V	灌電流 1μA @<0.8V	轉(zhuǎn)換器輸入+電壓

圖19顯示了滿足幾乎所有要求的一些實(shí)用的使能/禁用接口電路。包括可選的延遲導(dǎo)通電路。第三個(gè)電路提供專門用于Datel LSN系列轉(zhuǎn)換器的功能，其中控制輸入為正真禁用或負(fù)真使能。使用此轉(zhuǎn)換器，如果輸入開路或接地，則使能該裝置;并且輸入不應(yīng)超過電源輸入電壓電平。由于MAX5039/MAX5040 /SDO輸出在其輸出為高電平時(shí)會源出電流，因此當(dāng)轉(zhuǎn)換器由+3.3V供電時(shí)，最好在該接口使用接口PNP晶體管。轉(zhuǎn)換器采用+5V供電時(shí)不需要該電路。電路包括R2，用于確保轉(zhuǎn)換器DISABLED引腳在MAX5039不上電期間被驅(qū)動為高電平（禁用）。

圖 19.啟用信號接口 ciruit 選項(xiàng)，包括延遲選項(xiàng)。

完整的A型電路

A型系統(tǒng)電路已經(jīng)在圖2和圖3中進(jìn)行了處理。圖20所示為完整的A型并聯(lián)系統(tǒng)電路，采用分立式MAX1842轉(zhuǎn)換器構(gòu)成。這些轉(zhuǎn)換器包含內(nèi)部串聯(lián)和同步整流器 MOS 開關(guān)，可實(shí)現(xiàn)最少的組件數(shù)量，并且可以提供 1A 連續(xù)或高達(dá) 2.8A 的峰值輸出。提供2A和3A連續(xù)輸出的類似器件有MAX1644和MAX1623。兩個(gè)內(nèi)核電壓轉(zhuǎn)換器上較大的軟啟動電容提供從I/O電壓斜坡上升延遲的內(nèi)核電壓斜坡上升，因此不需要額外的延遲。

圖20。完整的A型系統(tǒng)電路，采用MAX1842降壓控制器IC。

完整的 B 型級聯(lián)和并聯(lián)電路

級聯(lián)B型雙跟蹤系統(tǒng)的完整電路如圖21所示。輸出電壓上升速率由C21控制。使用此配置，其中啟動控制是通過應(yīng)用 V 進(jìn)行的在（+5V），重要的是1.5V和1.8V轉(zhuǎn)換器輸出在施加V后10ms內(nèi)達(dá)到最終值在（+5V） 電源。

圖 21.完整的級聯(lián)B型系統(tǒng)電路。

并聯(lián)B型雙跟蹤系統(tǒng)的完整電路如圖22所示。+3.3V輸出電壓上升速率由C21控制，+1.5V和+1.8V上升速率由轉(zhuǎn)換器本身的使能特性控制。該電路可與Datel LSN系列轉(zhuǎn)換器配合使用。使用此配置，其中啟動控制是通過應(yīng)用 V 進(jìn)行的在（+5V），重要的是1.5V和1.8V轉(zhuǎn)換器輸出在施加V后10ms內(nèi)達(dá)到最終值在（+5V） 電源。

圖 22.完整的并聯(lián)B型系統(tǒng)電路。

完整的C型并聯(lián)電路

并聯(lián)C型雙跟蹤系統(tǒng)電路如圖23所示。所有三種電壓的輸出電壓上升速率均由C21控制。使用此配置，其中啟動控制是通過應(yīng)用 V 進(jìn)行的在（+5V），重要的是所有三個(gè)處理器系統(tǒng)電壓在施加V后10ms內(nèi)達(dá)到最終值在（+5V） 電源。

圖 23.完整的C型系統(tǒng)電路。

總結(jié)

MAX5039/MAX5040為處理器I/O和CORE電壓提供簡單、高性價(jià)比的分流電壓跟蹤功能，但在電源可電子禁用/使能的應(yīng)用中不會引入串聯(lián)電壓/功率損耗。

當(dāng)電源電壓源不能單獨(dú)使能/禁用時(shí)，增加串聯(lián)MOSFET開關(guān)和單個(gè)MAX6820（SOT23）電壓排序器IC即可滿足額外的控制要求。

幾乎任何電力系統(tǒng)電壓跟蹤要求都可以通過所提出的一個(gè)完全詳細(xì)的電路或其簡單變體直接滿足，并且?guī)缀跞魏问鼓?禁用接口都可以通過提出的使能接口電路之一進(jìn)行適當(dāng)?shù)臋C(jī)械化。

元件選擇電子表格簡化了跟蹤電路設(shè)計(jì)的過程。適當(dāng)時(shí)可提供定制評估板和技術(shù)援助。

審核編輯：郭婷