時鐘同步器AD9545能否實現(xiàn)0延時？

本期小編將為大家分享的熱門問答帖來自鎖相環(huán)專區(qū)。趕緊來看看，您是否也有相同的疑惑？點擊“閱讀原文”前往論壇發(fā)帖提問獲取ADI專家的支持吧~

AD9545 輸入端與輸出端信號延遲問題

目前使用AD9545方案，備注：1PPS_IN為上升沿500ms的1HZ的時鐘信號，Rise time 160us左右，現(xiàn)在有以下問題請幫忙Spport一下

1：目前1PPS_IN與OUT有非固定的延遲，最大15ms左右，我們這邊測試0x3100和ox3200,一直是0x28, APLL鎖定了的，想咨詢一下這個延遲有哪些原因可能導(dǎo)致，

2：當(dāng)輸入端輸入上升沿10ms的1PPS信號后，輸出還是500ms的上升沿，請問有什么原因可能導(dǎo)致此類問題么？

根據(jù)您的描述，您是想實現(xiàn)1pps的0延時功能，也就是說輸出的1pps需要和輸入的1pps有個固定的0時延。AD9545支持DPLL的兩種配置模式，第一種是PBO，這種模式下每次上電初始化鎖定后，輸出和輸入會保持固定相位差，但這個相位差根據(jù)每次鎖定時候的初始值會是一個隨機指，也就是說PBO模式下保證輸入輸出頻率鎖定，相位固定但每次不確定。第二種是0延時模式，該模式下輸入和輸出的1pps可以保證每次鎖定后上升沿嚴(yán)格對齊。這兩種模式的配置差異很大，有很多細(xì)節(jié)包括配置的細(xì)節(jié)和其他實現(xiàn)的細(xì)節(jié)需要考慮，請聯(lián)系你們的ADI的支持渠道（可以通過sales/fae來找AE支持）來獲取詳細(xì)的技術(shù)指導(dǎo)，在EZ上很難實現(xiàn)詳盡的解答。

關(guān)于您上面描述中的一些問題，我一一答復(fù)如下：

1：“1PPS_IN為上升沿500ms的1HZ的時鐘信號，Rise time 160us左右”， 上升沿500ms應(yīng)該是想表達(dá)高電平脈寬500ms的時鐘，rise time160us的可能性不大，可能是測試的示波器采樣率太低帶寬太小造成的偏差。9545對1pps的上升沿時間有具體spec需求定義，詳見datasheet。但對9545的輸入而言，只有上升沿信息是有效信息，高電平脈寬信息不需要。

2：0x3100和ox3200,一直是0x28，所以APLL鎖定了，但DPLL一直沒有鎖定，此時輸入1pps和輸出1pps的相位是一直變化的狀態(tài)，而且由于沒有更多寄存器信息，所以并不能判斷此時的DPLL狀態(tài)，是否參考有效穩(wěn)定（0x3005~0x3008）？DPLL是否處于跟蹤鎖定或其他狀態(tài)狀態(tài)（0x3101/3201）？

3：“當(dāng)輸入端輸入上升沿10ms的1PPS信號后，輸出還是500ms的上升沿”。這里上升沿10ms應(yīng)該還是想指高電平脈寬10ms，前面說過，只有上升沿信息有效，也就是說只有上升沿的沿位置是被9545采樣的信息，后面脈寬多長不做任何處理，不會影響內(nèi)部電路，然后9545的任何輸出頻率都是50% duty cycle的信號，包括1pps，而且這個duty cycle不能調(diào)節(jié)。

還是一個建議，要準(zhǔn)確實現(xiàn)1pps的0延時跟蹤，會有很多需要注意的配置和實現(xiàn)細(xì)節(jié)，請聯(lián)系您對應(yīng)的ADI的直接支持接口，我們的支持人員會將您的需求反饋到我們來更好的解答。

審核編輯：湯梓紅