光子技術(shù)正在成為新一代半導(dǎo)體技術(shù)。
就像電子技術(shù)一樣,光子技術(shù)如今正在推動全球經(jīng)濟(jì)的發(fā)展。據(jù)預(yù)測,從2021年到2027年,硅光子芯片收入將從1.52億美元增長到約9.7億美元,年復(fù)合增長率達(dá)36%。目前通信設(shè)備占據(jù)光子市場90%的份額。隨著網(wǎng)速從100 Gbps提升到400 Gbps,再到采用電子開關(guān)ASIC的共封裝光子器件迅速從26.6 Tbps發(fā)展到51.2 Tbps,這個市場還將持續(xù)擴(kuò)大。 集成光子設(shè)計的真正增長點(diǎn)將發(fā)生在汽車行業(yè)的激光雷達(dá)和光纖陀螺儀(FOG)、醫(yī)療行業(yè)的免疫測定和光學(xué)相干斷層掃描(OCT)、消費(fèi)保健行業(yè)的可穿戴設(shè)備傳感器、人工智能和量子計算行業(yè)的光計算加速器,以及高性能計算(HPC)行業(yè)的光互連等領(lǐng)域。
硅光子技術(shù)的主要挑戰(zhàn)則包括更好的激光集成、先進(jìn)的封裝(包括小芯片設(shè)計)、硅通孔(TSV)、光子中介層,以及可加快光子調(diào)制的新材料。開發(fā)者需要更好的設(shè)計工具和方法,才能成功設(shè)計和測試這些新系統(tǒng)。
英特爾案例分享
用于光計算的集成光子電路
2000年后,單線程和處理速率趨于飽和,行業(yè)轉(zhuǎn)向了集成內(nèi)核來實(shí)現(xiàn)更多的并行計算,以此提高計算性能。由于處理器內(nèi)核數(shù)量的大幅增加,計算瓶頸轉(zhuǎn)移到了片外I/O帶寬,以及驅(qū)動各類處理器之間的片外信號所需的功耗提升。不久之后,芯片I/O和互連所需的功耗就超過了計算所需的功耗。所以說,帶寬密度和信號延遲必須大幅提高,而光計算互聯(lián)(OCI)則在滿足這些需求上起著重要作用。
在英特爾的構(gòu)想中,電子小芯片(EIC)和光子小芯片(PIC)是分開的,這樣就可以分別使用各領(lǐng)域的出色技術(shù)。為了實(shí)現(xiàn)電子小芯片和光子小芯片之間的低損耗、高帶寬通信,英特爾采用了3D堆疊技術(shù)。電子小芯片包含變速箱邏輯、信號到光的格式轉(zhuǎn)換,以及驅(qū)動和控制組件,而光子小芯片則處理所有的發(fā)射、接收和光纖耦合。英特爾在電子小芯片上集成了激光器和SOAs,從而降低功耗并提高整個系統(tǒng)的可靠性。
這一系統(tǒng)的優(yōu)勢包括:能夠?qū)崿F(xiàn)計算擴(kuò)展和資源共享,電子小芯片可插拔光子學(xué)封裝產(chǎn)量更高,封裝前能夠?qū)σ阎细衤闫M(jìn)行基于晶圓的測試。而且在同一裸片上集成所有光子組件時,功耗更低、帶寬密度更高、成本更低、可靠性更高。
英特爾的一個典型OCI架構(gòu)有8個激光器,并通過微環(huán)諧振器使用200GHz的間隔進(jìn)行調(diào)制和濾波。偏振管理和信號放大在接收端完成,之后信號會以交替方式注入偶數(shù)和奇數(shù)通道,并發(fā)送到單獨(dú)的光電二極管。英特爾的一個OCI擴(kuò)展路線圖顯示了單條光纖速度的擴(kuò)展情況,從使用64G NRZ和16個波長時只有1 Tbps,一直到使用128G PAM4雙極性和64個波長時大于10 Tbps。
Global Foundries案例分享
集成電子技術(shù) V.S. 光子技術(shù)
CMOS的RF性能在大約45nm CMOS節(jié)點(diǎn)處達(dá)到頂峰。因此,Global Foundries (GF) 選擇了該節(jié)點(diǎn)作為其光子產(chǎn)品的基礎(chǔ),其光子產(chǎn)品采用業(yè)界唯一的單片硅基平臺,將高速RF-CMOS和光子融合在同一個芯片上。這種300mm晶圓工藝稱為GF Fotonix,已于2022年初獲得認(rèn)證。GF針對多種設(shè)計工具平臺提供了工藝設(shè)計套件(PDK)。該P(yáng)DK包括有源和無源組件,以及各種針對數(shù)據(jù)中心通信應(yīng)用的器件。
從光子設(shè)計到制造的完整生態(tài)系統(tǒng)需要四個要素,即批量PIC制造、EDA、IP和封裝。過去幾年,GF一直與領(lǐng)先的EDA供應(yīng)商合作,推出了一個強(qiáng)大的光子PDK,該P(yáng)DK可與EDA設(shè)計工具一起用于電路級光子芯片設(shè)計。該P(yáng)DK相當(dāng)于代工廠和客戶之間的隱性合同,表明用該P(yáng)DK設(shè)計的任何芯片均可制造。該P(yáng)DK也充當(dāng)了一個抽象層次,讓開發(fā)者可以在電路層面而非器件層面開展設(shè)計,從而創(chuàng)建和制造更復(fù)雜的設(shè)計。
對于光子IP生態(tài)系統(tǒng),該P(yáng)DK以可編程布局單元、符號和仿真模型的形式來提供預(yù)表征的構(gòu)建塊,是IP生態(tài)系統(tǒng)的基礎(chǔ)。不過,企業(yè)仍可以創(chuàng)建應(yīng)用專用IP,如TIA、調(diào)制驅(qū)動器、DAC/ADC、具有加熱器控制的光子DWDM濾波器,以及為特定終端應(yīng)用領(lǐng)域創(chuàng)建的小芯片。
在封裝方面,封裝成本和行業(yè)在大批量生產(chǎn)上的技術(shù)成熟程度是集成光子技術(shù)全面普及的主要障礙。GF正在積極研發(fā)封裝相關(guān)技術(shù),以減少集成光子技術(shù)的采用障礙,其中包括低成本無源光纖連接、具有w/Cu-P和Cu u-pillars的回流兼容組裝、2.5D兼容性、直接激光連接、JEDEC規(guī)格(如適用)和可滿足客戶封裝需求的微電子OSAT模型。
POET案例分享
光子中介層
將晶圓級芯片封裝拓展到光子系統(tǒng)中十分具有挑戰(zhàn)性,其中最主要的挑戰(zhàn)之一就是對數(shù)十億復(fù)雜的異構(gòu)系統(tǒng)進(jìn)行組裝、封裝和測試。開發(fā)者們使用兼具電子和光子連接的通用中介層,對優(yōu)質(zhì)小芯片進(jìn)行異構(gòu)集成。借助中介層,開發(fā)者可以用已知合格的裸片來構(gòu)建復(fù)雜的系統(tǒng),并在晶圓層面完成中介層互連測試。
POET Technologies(POET)是數(shù)據(jù)中心、電信和人工智能市場中領(lǐng)先的光中介層與光子集成電路設(shè)計企業(yè),他們提出了“光子中介層”的概念,即通過增加光子連接來擴(kuò)展電子中介層。這樣做的好處是消除了引線鍵合,降低了功耗并減少了小芯片之間的寄生效應(yīng),所有工藝均在完整的晶圓上通過自動化流程完成,一次可處理數(shù)百個。光子中介層具有電層和光層,可以采用8英寸或12英寸晶圓進(jìn)行加工。中介層上混合集成了電子小芯片和光子小芯片,POET稱之為“光學(xué)引擎”。
這一解決方案的一個主要優(yōu)勢是它使用的是傳統(tǒng)的倒裝芯片工藝技術(shù)。無源電子組件和光子組件印刷在硅中介層上,而有源組件以小芯片的形式混合集成到中介層上。光子中介層支持在電子中介層之間放置兩個不相互作用的光波導(dǎo)層。光可以垂直或水平地耦合輸入和輸出。該技術(shù)支持硅通孔(TSV),因此中介層的兩面都可以使用。如果在光子中介層中設(shè)計熱隔離和管理,還能讓熱量遠(yuǎn)離激光器和諧振器件等敏感的光子元件。
在POET的幾個小型100G和400G的收發(fā)器中,其空分復(fù)用通道從8個到16個不等,速度介于1.6 Tbps和3.2 Tbps之間,與使用分立組件的設(shè)計相比,尺寸縮小了75%。由于沒有引線鍵合,信號完整性會更好。正因?yàn)樾盘柾暾愿?,POET目前正在考慮完全去除DSP,這樣還可以再減少6瓦到8瓦的功耗。
新思科技布局
光學(xué)及光子學(xué)領(lǐng)域數(shù)十年
新思科技光子設(shè)計平臺旨在讓CMOS開發(fā)者能夠使用與AMS類似的熟悉設(shè)計流程來推動集成光子設(shè)計。這方面的示例包括使用由原理圖驅(qū)動的布局,利用布局的反向注釋進(jìn)行仿真,電子和光子版圖與原理圖一致性檢查,以及針對曲線布局而調(diào)整的設(shè)計規(guī)則檢查。
幾乎所有光子芯片最終都會與電子芯片進(jìn)行協(xié)同設(shè)計,兩者有時還會進(jìn)行共封裝。EIC和PIC的協(xié)同設(shè)計和共封裝為EDA供應(yīng)商帶來了更多的挑戰(zhàn),新思科技正在與客戶一起應(yīng)對這些挑戰(zhàn)。
以下是新思科技光子解決方案的獨(dú)特功能:
- 兼顧光子與電子技術(shù)的編譯器
- 用于曲線布局的自動化全角度支持
- 自動波導(dǎo)連接,具有約束驅(qū)動的波導(dǎo)總線連接
- 使用反向波導(dǎo)連接進(jìn)行準(zhǔn)確的布局后光子仿真
- 光子電路和系統(tǒng)級仿真
- 電子/光學(xué)聯(lián)合仿真
- 基于鏈接的仿真,具有驅(qū)動器、接收器、光纖、光放大器和分析模型
- 自定義器件工具流程,開發(fā)者可以用自己的器件來增強(qiáng)代工廠PDK
- 用于器件表征和CAD視圖生成的麥克斯韋方程求解器
- 簽核質(zhì)量的DRC和LVS,以確保器件可制造
-
新思科技
+關(guān)注
關(guān)注
5文章
783瀏覽量
50288
原文標(biāo)題:誰在提前布局光子賽道?
文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論