TI ADC幫助實現(xiàn)高精度數(shù)據(jù)采集，同時降低65%的功耗

德州儀器逐次逼近寄存器 (SAR) 模數(shù)轉換器 (ADC)，它們可在工業(yè)設計中實現(xiàn)高精度數(shù)據(jù)采集。ADC3660 系列在超低功耗下可實現(xiàn)出色的動態(tài)范圍，包括八款分辨率為 14、16 和 18 位、采樣速度為 10-125 MSPS 的 SAR ADC，可幫助設計人員提高信號分辨率、延長電池壽命并增強系統(tǒng)保護功能。

提高高速數(shù)據(jù)采集精度滿足了工業(yè)系統(tǒng)對實時控制日益增長的需求。在高速數(shù)字控制環(huán)路中，ADC 在復雜系統(tǒng)中監(jiān)控電壓或電流的快速變化并對其作出響應，有助于防止電源管理系統(tǒng)中的關鍵元件受損而浪費成本。隨著工業(yè)系統(tǒng)中數(shù)據(jù)密集型任務數(shù)量的增加，系統(tǒng)需要通過快速決策來防止出現(xiàn)系統(tǒng)故障，這增加了對更快速度和更高精度的需求。

在數(shù)字控制環(huán)路中通過更快的響應時間保護工業(yè)系統(tǒng)

ADC3660 系列在類似速度下的延遲比同類器件低 80%。例如，系統(tǒng)設計人員使用 125 MSPS、14 位、雙通道ADC3664，可實現(xiàn)一個時鐘 (8 ns) 的 ADC 延遲。該系列的超低延遲使各種工業(yè)系統(tǒng)中的高速數(shù)字控制環(huán)路能夠更準確地監(jiān)控電壓和電流峰值并對其作出響應，從而提高在半導體制造等應用場景中的工具精度。

在超低功耗下實現(xiàn)業(yè)界先進的噪聲性能

直到現(xiàn)在，設計工業(yè)系統(tǒng)的工程師還不得不在出色的噪聲性能和低功耗之間做出選擇。對于設計需要精確數(shù)據(jù)采集的電池供電器件的工程師來說，這是一個特別困難的決定。ADC3660 系列則無需進行這種權衡。例如，ADC3683（業(yè)界超快的 18 位、65 MSPS ADC）可提高便攜式國防無線電等窄帶頻率應用的噪聲性能，它可提供 84.2 dB 的信噪比 (SNR) 和 -160 dBFS/Hz 的噪聲頻譜密度，同時保持每通道 94 nmW 的低功耗。10 MSPS、14 位 ADC3541 的總功耗為36 mW，可簡化熱管理并延長 GPS 接收器或手持電子設備等功率敏感型應用的電池壽命。65 MSPS、16 位 ADC3660 可提供 82 dBFS SNR，從而提高聲納應用中的圖像分辨率，而且功耗比同類器件低 65%（每通道 71 mW）。

利用集成特性和高采樣頻率降低設計復雜性

ADC3660 系列的高采樣速度和集成特性可幫助設計人員減少其系統(tǒng)中的元件數(shù)量。例如，ADC3683 在兩倍的通道密度下，實現(xiàn)比同類 18 位器件快四倍的采樣率；它還支持一種將所需信號的諧波推往更高頻率的過采樣技術，這使設計人員能夠降低抗混疊濾波器的復雜性并減少 75% 的系統(tǒng)元件數(shù)量。

可降低設計復雜性的其他系列特性包括片上抽取選項，設計人員可通過該選項輕松去除系統(tǒng)中不需要的噪聲和諧波，并將 SNR 和無雜散動態(tài)范圍提高至 15 dB。這些抽取選項以及互補金屬氧化物半導體 (CMOS) 接口支持設計人員搭配使用這些 ADC 與基于 Arm? 的處理器或數(shù)字信號處理器，而不必使用現(xiàn)場可編程門陣列 (FPGA)，這有助于降低系統(tǒng)成本。

審核編輯：郭婷