LLC諧振電路磁性器件的設計原則

1. 磁性器件的設計遵循三個基本原則――小型化，低損耗和低成本。

在功率密度越來越高的情況下，減小磁性器件的體積是非常必要的，這會給整個模塊的布局帶來非常大的便利。為了盡可能的提高效率，改善模塊內部散熱，磁性器件的損耗也必須盡可能的小，同時損耗的降低也使得磁性器件使用B級絕緣材料成為可能，可以進一步降低制造成本。另外還需要從繞制工藝和工時方面考慮電感和變壓器的成本，這些都需要體現在磁性器件的設計當中。

磁性器件的設計難點在于損耗與熱，這兩個互為一體，同時也是整個DC/DC電路的設計最難點。

對于LLC諧振電路而言，由于采用調頻控制，不同的輸出電壓和負載條件都對應著不同的工作頻率，因此磁性器件的工作范圍非常寬，工作頻率從170kHz至450kHz，在任何一個工作點均必須保證磁性器件的熱設計滿足降額要求或穩(wěn)定性要求，否則整流模塊的可靠性就無從保證。

磁性器件的設計遵循以下步驟：

1） 計算；

2）仿真；

3）優(yōu)化。

根據整流模塊規(guī)格書要求，結合整體布局考慮，確定磁性器件的基本尺寸（可以有多種方案），通過mathcad進行損耗計算，從而初步得出磁性器件的損耗，進行對比和篩選。

通過ansoft磁性器件仿真平臺，對不同方案的磁性器件進行損耗仿真，得出不同磁芯和不同繞組結構的損耗結果，該結果較為接近真實情況，可以對計算結果進行修正，獲得更為優(yōu)化的方案。

根據損耗計算和仿真，進行模塊整體布局的熱仿真實驗，從而得出熱設計的裕量，以此為依據考慮是否要進一步優(yōu)化設計磁性器件或優(yōu)化模塊布局。

在上述計算和仿真的基礎上，打樣實物器件進行效率和熱測試，驗證設計是否合理，并在此基礎上進一步進行優(yōu)化。

2. 熱設計關系到整個整流模塊的可靠性，對于通信電源整流模塊而言，工作環(huán)境惡劣，通常要求在45度環(huán)溫下還能夠滿功率輸出，輸出電壓范圍寬廣，必須滿足42V～58V范圍內的各種工作條件，由此對模塊內部的熱設計提出了更為嚴格的要求。

對于LLC諧振電路而言，有幾個必須重點關注的熱風險：低壓大電流下的開關管發(fā)熱；低壓大電流下的諧振電感發(fā)熱；低壓大電流下主變線包發(fā)熱；58V滿載條件下主變磁芯發(fā)熱。

3. 因為在低壓大電流工作狀態(tài)下，開關頻率接近諧振頻率的2倍頻，開關管的關斷電流接近峰值，由此造成開關管的關斷損耗增大，造成較大的熱風險。

減小MOSFET關斷損耗的方法是在開關管兩端并聯(lián)電容，等效的加大開關管的結電容，這樣在關斷的暫態(tài)過程中，可以延緩開關管DS兩端電壓的上升時間，錯開電流下降和電壓上升的交疊區(qū)域，從而減小關斷損耗。

左圖等效的是開關管未加并聯(lián)電容的關斷電流和電壓示意圖，i和V的交疊區(qū)域較大，損耗值也就較大，如果加了并聯(lián)吸收電容，則等效的電流和電壓波形如右圖所示，功率P的積分值會較左圖減小很多。效率的實測結果顯示，在全橋的左邊橋臂和右邊橋臂各加400p的并聯(lián)電容后（在上管和下管并聯(lián)電容的效果是一樣的），輕載效率可以提高0.4％，滿載效率可以提高0.1％。但是并聯(lián)吸收電容的取值也不是越大越好，首先要保證開關管DS電壓的上升時間不能大于死區(qū)時間，其次是較大的并聯(lián)電容可能導致ZVS條件的喪失，另外較大的電容會對電路的諧振參數產生影響。

4. 低壓大電流下諧振電感的熱問題主要是由于開關頻率升高磁通密度增大引起的，由于工作電壓越低開關頻率越高，原邊電流波形越接近三角波（磁通密度隨之增大），造成了諧振電感磁芯在低輸出電壓時發(fā)熱嚴重，不能穩(wěn)定工作，從而影響了模塊的可靠性。

傳統(tǒng)的電感均采用骨架（有骨架磁性器件）或線包（無骨架磁性器件）緊貼磁芯中柱或邊柱的繞制方法，且采用立式放置，磁芯被包裹部分垂直于風道方向，如下圖所示。

傳統(tǒng)的設計方法主要有以下兩個缺陷：1）中柱或邊柱被骨架或線包緊緊包裹，熱量易累積而得不到有效的發(fā)散；2）骨架（或線包）緊貼中柱或邊柱，導致磁芯被包裹部分磁通分布很不均衡，磁通密度較大的區(qū)域形成局部熱點，增加了磁芯內部溫度分布的不均勻，易導致局部過熱。

針對以上設計難點，為了保證磁芯的熱穩(wěn)定性和開關電源模塊的可靠性，采取以下新的技術方案來改善磁芯的局部熱點，并加強散熱效果，從而使磁芯的溫度保持在合理的范圍之內。

1） 采用骨架或線包外擴方案，降低磁芯被包裹區(qū)域的局部磁通密度，從而降低局部熱點；

2） 磁芯順著風道方向側臥放置，使風能夠直接吹到磁芯被包裹部分，從而帶走熱量，達到加強散熱的效果；

具體實施方法參見下圖：

5. 低壓大電流下主變的線包發(fā)熱主要是由于主變寄生參數與PCB寄生參數（引線電感）振蕩引起的，下圖是理想情況下主變原副邊電流仿真波形：

圖 11 理想條件下仿真42V×61A輸出，原邊電流和副邊波形

如果考慮主變原副邊漏感，原副邊寄生電容等寄生參數，仿真42V×61A輸出條件下原副邊電流波形如下圖所示：

圖 11 考慮主變寄生參數仿真42V×61A輸出，原邊電流和副邊波形

圖 12 實測42V×61A輸出，原邊電流和副邊波形

由于寄生參數的存在，導致原副邊電流疊加了高頻振蕩諧波電流，這部分高頻振蕩電流的頻率高(6MHz)，幅值大(峰峰值20A)，考慮集膚效應和鄰近效應，主變繞組在6MHz頻率點的交流阻抗是400kHz頻率點的十幾倍甚至幾十倍，因此這部分振蕩電流的存在，導致了主變繞組在42V輸出時發(fā)熱嚴重，引起了可靠性問題。

主變寄生參數是繞制方法和繞組結構固有的特性，通過繞組結構的改變，并不能顯著的改變這些寄生參數的分布，因此最終是通過縮小整個繞組的體積，從而縮小繞組的交流阻抗，從而達到解決主變繞組低壓大電流下的發(fā)熱問題。