數(shù)字電路基礎(chǔ)知識(shí)之MOS管特性

0****1

MOS管特性

mos管是金屬（metal）、氧化物（oxide）、半導(dǎo)體（semiconductor）的場(chǎng)效應(yīng)晶體管，或者是金屬-絕緣體（insulator）、半導(dǎo)體。MOS管的源漏可以顛倒，都是形成在P型背柵中的N型區(qū)。大多數(shù)情況下，這兩個(gè)區(qū)域是相同的，即使兩端顛倒，也不會(huì)影響器件的性能。這種設(shè)備被認(rèn)為是對(duì)稱的。

場(chǎng)效應(yīng)晶體管 (FET) 將輸入電壓的變化轉(zhuǎn)換為輸出電流的變化。FET 的增益等于其跨導(dǎo)，定義為輸出電流變化與輸入電壓變化之比。市場(chǎng)上常見的有N溝道和P溝道。FET 通過在絕緣層上投射電場(chǎng)來(lái)影響流過晶體管的電流。事實(shí)上，沒有電流流過這個(gè)絕緣體，因此 FET 的柵極電流非常小。最常見的 FET 使用一層薄薄的二氧化硅作為 GATE 下方的絕緣體。這種晶體管稱為金屬氧化物半導(dǎo)體 (MOS) 晶體管或金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (MOSFET)。由于 MOS 管有以下重要特性因此在很多應(yīng)用中已經(jīng)取代了雙極晶體管。

• 導(dǎo)通特性

導(dǎo)通的意義是作為開關(guān)，相當(dāng)于開關(guān)閉合。Vgs滿足一定條件就會(huì)導(dǎo)通。

• 損失特性

導(dǎo)通后均有導(dǎo)通電阻存在，電流就會(huì)被電阻消耗能量，這部分叫做導(dǎo)通損耗；小功率的管子導(dǎo)通電阻一般幾毫歐幾十毫歐，Vgs電壓不一樣電阻也不一樣。管子在導(dǎo)通和截止時(shí)，兩端電壓有個(gè)降落過程，電流有個(gè)上升過程，在這段時(shí)間內(nèi)管子的損失是電壓和電流的乘積，稱之為開關(guān)損失；通常開關(guān)損失比導(dǎo)通損失大很多，頻率越快，損失越大?？s短開關(guān)時(shí)間，降低開關(guān)頻率均能減小開關(guān)損失。

• 寄生電容驅(qū)動(dòng)特性

柵極和源/漏級(jí)之間存在寄生電容，MOS管的驅(qū)動(dòng)理論上是對(duì)電容的充放電；對(duì)電容的充電需要一個(gè)電流，由于電容充電瞬間可以看成短路，所以瞬間電流會(huì)比較大，所以選型時(shí)需要注意抗沖擊電流大小。

• 寄生二極管

**漏極源極之間有個(gè)寄生二極管也叫做體二極管，在感性負(fù)載（馬達(dá)繼電器）應(yīng)用中，主要用來(lái)保護(hù)回路。不過體二極管只在單個(gè)MOS管中，集成芯片中是沒有的。轉(zhuǎn)移特性

場(chǎng)效應(yīng)管的轉(zhuǎn)移特性是指漏源電壓固定時(shí)，柵源電壓Vgs對(duì)漏極電流Id的控制特性；

02

MOS邏輯門

01CMOS互補(bǔ)門

靜態(tài)CMOS 門是上拉網(wǎng)絡(luò)(PUN)和下拉網(wǎng)絡(luò)（PDN）的組合，如圖1 所示。圖中顯示了一****個(gè)通用的N個(gè)輸人的邏輯門，它的所有輸人都同時(shí)分配到上拉和下拉網(wǎng)絡(luò)。PUN的作用是每當(dāng)邏輯門的輸出意味著邏輯1時(shí)（取決于輸入）它將提供一條在輸出和 VDD之間的通路。同樣，PDN的作用是當(dāng)邏輯門的輸出意味著邏輯0時(shí)把輸出連至 VSS。PUN 和PDN 網(wǎng)絡(luò)是以相互排斥的方式構(gòu)成的，即在穩(wěn)定狀態(tài)時(shí)兩個(gè)網(wǎng)絡(luò)中有且只有一個(gè)導(dǎo)通。這樣，一旦瞬態(tài)過程完成，總有一條路徑存在于 VDD和輸出端F之間（即高電平輸出“1”）或存在于 VSS和輸出端下之間(即低電平輸出〝0”）。這就是說(shuō)，在穩(wěn)定狀態(tài)時(shí)輸出節(jié)點(diǎn)總是一個(gè)低阻節(jié)點(diǎn)。**

**我們以與非門為例子圖2 為一個(gè)二輸入與非門。PDN網(wǎng)絡(luò)由倆個(gè)串聯(lián)的NMOS器件構(gòu)成，在A和B均為高時(shí)導(dǎo)通。PUN是它的對(duì)偶網(wǎng)絡(luò)，由倆個(gè)并聯(lián)的PMOS構(gòu)成。這意味著，如果A=0或者B=0則F為1，這相當(dāng)于 ****。同理在圖3中我們?yōu)榇蠹耶嫵隽嘶蚍情T的電路。**

與非門：上并下串（上為PMOS，下為NMOS）

或非門：上串下并

圖3

CMOS互補(bǔ)門主要是用來(lái)實(shí)現(xiàn)一種反邏輯，我們也可以在與非門/或者門之后增加一個(gè)反向邏輯（非門）來(lái)實(shí)現(xiàn)與門/或門的功能，反向器的電路在下面的圖中給大家畫出。

當(dāng)然上面說(shuō)的方法實(shí)現(xiàn)與/或門會(huì)使MOS管的數(shù)量增大很多，這里也為大家介紹一種使用較少M(fèi)OS管實(shí)現(xiàn)與/或門的方法。

03

D觸發(fā)器

D 觸發(fā)器是一個(gè)具有記憶功能的，具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元，也是數(shù)字邏輯電路中一種重要的單元電路。因此，D 觸發(fā)器在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即"0"和 "1"，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。

**D 觸發(fā)器有集成觸發(fā)器和門電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種，前者在CLK(時(shí)鐘脈沖)=1時(shí)即可觸發(fā)，后者多在CLK的邊沿（正跳變 0→1）觸發(fā)。D 觸發(fā)器的次態(tài)取決于觸發(fā)前D端的狀態(tài)，即次態(tài)=D。因此，它具有置 0、置 1 兩種功能。對(duì)于邊沿 D 觸發(fā)器，由于在 CLK=1 期間電路具有維持阻塞作用，所以在 CLK=1 期間，D 端的 數(shù)據(jù)狀態(tài)變化，不會(huì)影響觸發(fā)器的輸出狀態(tài)。D 觸發(fā)器應(yīng)用很廣，可用做數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生器等等。**

D觸發(fā)器真值表：