電源layout布局

電源layout布局

1. Layout布局推薦及要求

1.1 布線基本原則

1）輸入電源與輸出電源需要通過GND隔離，且避免平行走線。
??2）功率電路與控制電路需分區(qū)域布局，避免重疊。
??3）低頻信號線需遠離高頻信號線。
??4）高di/dt、dv/dt走線盡可能短。
??5）線徑間距要求要滿足爬電要求、3W、3H；大電流電源線徑加粗，保證電源平面更好。

1.2 線寬原則

1）線寬由流過的電流大小決定，大電流走線要提供足夠的線寬，優(yōu)化效率減少發(fā)熱；特別是LX節(jié)點，由條件的情況下可以使用鋪銅。
??2）控制電路線寬至少20mil，例如Vcc，AGND(SGND)；為了減少柵極驅(qū)動信號（DH、DL）阻抗，建議使用25mil線寬；其他信號線寬至少10mil。

1.3 旁路/去耦電容

1）輸入電容、旁路電容應(yīng)該盡量靠近DC-DC芯片放置。
??2）旁路電容必須盡量靠近DC-DC芯片的輸入電源引腳，輸入電容可以放置在距離DC-DC芯片大約1 inch 范圍內(nèi)。
??3）多個電容時，小容值、小封裝靠近IC。

注意：根據(jù)上述所講對半徑和過孔方式選擇。

1.4 過孔設(shè)計

1）電流方向相同：過孔之間的中心距離應(yīng)大于過孔的長度。
??2）電流方向相反：過孔之間的中心距離應(yīng)小于過孔的長度。
??3）過孔VIa位置選擇。

1.5 接地方式

1）單點接地，保持整個地平面。
??2）模擬地和數(shù)字地需采用單點連接的方法。

1.6 熱設(shè)計

1）在MOSFET、電感周圍提供足夠的鋪銅，改善散熱；增加過孔，利用裸焊盤改善電路板散熱。

1.7 電感設(shè)計

1）遠離干擾電路（時鐘電路、通訊電路、模擬采樣電路等）。
??2）DC-DC變換器是一個較強的電磁場干擾源，通常其EMI頻譜范圍自開關(guān)頻率延伸至100MHz以上。為了減小電容性耦合和磁場環(huán)路耦合，必須將DC-DC變換器遠離其它電路，尤其是小信號模擬電路。
??3）對于輸出多路的開關(guān)電源盡量使相鄰電感之間垂直放置，避免電感磁干擾進行疊加。

??4）功率電感地平面鋪銅分析：
??①鋪銅影響：1.降低電感感量；2.增加系統(tǒng)損耗；3.增加GND平面噪音。
??②鋪銅好處：1.有利于EMI；2.因為是屏蔽電感對電感感量影響不大；3.可以幫助電感進行散熱。
??③電感分類：1.非屏蔽工字形電感，磁力線會完全暴露在空氣中；2.半屏蔽電感，在非屏蔽工字形電感外圍增加磁屏蔽材料，漏磁量有限；3.一體成型電感，在工藝中將繞組和導(dǎo)磁材料一次鑄造而成，基本沒有磁力線溢出。

④鋪銅感量結(jié)論：
??1.感量變化如下圖所示：

??2.鋪銅EMI結(jié)論：
??（1）首先講一下渦流效應(yīng)，可以更好的想象電感的磁場：交變磁場經(jīng)過導(dǎo)體表面，根據(jù)電磁感應(yīng)定律，會在導(dǎo)體表面形成感應(yīng)電流，感應(yīng)電流產(chǎn)生的磁場方向總是起到削弱原磁場大小的作用，這就是渦流效應(yīng)。

??（2） BUCK電路未鋪銅原始模型如圖所示：沒有鋪銅時，漏磁會溢出到空氣中。
?????BUCK電路鋪銅原始模型如圖所示：當電感下面鋪銅后會產(chǎn)生渦流效應(yīng)，渦流的作用時抵消部分漏感產(chǎn)生的磁場，減少對元器件的影響。

??（3）EMI濾波器參考：將EMI濾波器以及連接器置于PCB背面，可以更好切斷EMI的傳播途徑，可以參考下圖所示。

??⑤鋪銅結(jié)論：

1.8 噪聲優(yōu)化

1）由于肖特基二極管一端連接DC-DC芯片的SW引腳，該引腳的信號為矩形波，若布線過長，走線的寄生電感就會很容易拾取到噪聲，附加在SW信號中，形成噪聲尖峰。肖特基二極管的布局基本要點是緊靠IC放置，并采用短且寬的線直接連接DC-DC芯片的SW引腳和GND引腳。
??2）反饋采樣電阻盡量靠近DC-DC芯片F(xiàn)B引腳。反饋走線要盡可能短，但是要遠離噪聲源比如電感和二極管，有時為了避開噪聲源，走線走得長一些也是必要的。