0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體集成電路焊球倒裝是什么意思?有哪些作用?

科準(zhǔn)測控 ? 來源:科準(zhǔn)測控 ? 作者:科準(zhǔn)測控 ? 2023-03-31 09:28 ? 次閱讀

替代引線鍵合最常用、先進(jìn)的互連技術(shù)是倒裝芯片技術(shù)稱為C4,即可控塌陷芯片連接(Controlled Collapse Chip Connection)或FC(Flip Chip,倒裝芯片)。這項(xiàng)技術(shù)是在20世紀(jì)60年代中期由IBM發(fā)明,每個引線具有最低的電感,為0.05~0.1nH(相比而言,線徑為25μm的引線電感約為1nH/m),因此具有最高的頻率響應(yīng)以及最低的串?dāng)_和同步開關(guān)噪聲。

倒裝芯片還提供最高的Si芯片封裝密度,在密封的封裝體內(nèi),在陶瓷基板上Si芯片以接近125μm(5mil)高度緊密“疊放”在一起,對于需要環(huán)氧樹脂底部填充的層壓基板,倒裝芯片的間隔約為0.5mm(20mil)。通過焊料凸點(diǎn)可以將適量的熱量通過芯片的正面?zhèn)鲗?dǎo)至下面的封裝體,但是,非常高的熱量(在運(yùn)算速率最快的器件中產(chǎn)生)必須從裸芯片的背面(面朝上)移除。盡管使用硅脂或聚合物的散熱連接已成為一種更便宜的選擇,但這可能需要精心制備的導(dǎo)熱片/棒和昂貴的封裝體,封裝體和I/O焊盤必須圍繞特定目的植球芯片進(jìn)行設(shè)計(jì),這意味著非常高的體積或高的成本。

最近,倒裝芯片已用于層壓基板(如PCB)上,其通過使用底部填充的聚合物糾正熱膨脹系數(shù)的失配(CTE)問題,雖然這些聚合物基板降低了封裝成本,但是可能進(jìn)一步降低了散熱能力。為了進(jìn)一步降低工藝成本,在現(xiàn)存的Al焊盤周邊,部分研究采用熱超聲球形鍵合技術(shù)(移除引線)在鍵合焊盤上形成凸點(diǎn)。同時(shí),還使用了導(dǎo)熱聚合物或微球。

為了充分利用倒裝芯片技術(shù)的優(yōu)勢,有必要對現(xiàn)有芯片重新設(shè)計(jì)面陣列I/O的倒裝芯片焊盤,但該焊盤在常規(guī)封裝中并不能進(jìn)行有效的引線鍵合(盡管正在開發(fā)面陣列自動鍵合)。最初這種重新設(shè)計(jì)減慢了倒裝芯片技術(shù)的使用,盡管長期以來已有程序?qū)⑼鈬I合焊盤重新排版為面陣列的焊盤格式 2-711,與最初面陣列 I/O 的芯片設(shè)計(jì)相比,這些設(shè)計(jì)的熱傳遞效率(通過凸點(diǎn))較低且串?dāng)_較大,因此這只是一個過渡階段。然而,由于小體積和高頻的需求,大量使用的便攜式終端,如移動電話的應(yīng)用,已經(jīng)克服了這個問題。當(dāng)前,這些應(yīng)用需要更高性能的芯片和更高的Si芯片密度(疊放),且目前更多的芯片設(shè)計(jì)成真實(shí)的面陣列、倒裝芯片格式。這種互連方法的增長速度比引線鍵合快,并且猜測最終(許多年)可能會取代它們,成為許多產(chǎn)品應(yīng)用的首選互連方法。給大家介紹完半導(dǎo)體集成電路焊球倒裝是什么,下面 【科準(zhǔn)測控】 小編接著給大家介紹倒裝芯片剪切力試驗(yàn)怎么做?

一、 倒裝芯片剪切力測試

1、 試驗(yàn)****目的

本試驗(yàn)的目的是測試底部填充前芯片與基板之間的剪切強(qiáng)度,或測量底部填充后對芯片所加力的大小,觀察在該力下產(chǎn)生的失效類型,判定器件是否接收。

2、 測試設(shè)備要求

測試設(shè)備應(yīng)使用校準(zhǔn)的負(fù)載單元或傳感器,設(shè)備的最大負(fù)載能力應(yīng)足以把芯片從固定位置上分離或大于規(guī)定的最小剪切力的2倍。設(shè)備準(zhǔn)確度應(yīng)達(dá)到滿刻度的±5%。設(shè)備應(yīng)能提供并記錄施加于芯片的剪切力,也應(yīng)能對負(fù)載提供規(guī)定的移動速率。

3、試驗(yàn)設(shè)備(以科準(zhǔn)Alpha-W260推拉力測試機(jī)為例)

4、 試驗(yàn)****程序

4.1 安裝

在試驗(yàn)設(shè)備上安裝剪切工具和試驗(yàn)樣品,剪切工具正好在位于基板之上的位置與芯片接觸,在垂直于芯片或基板的一個邊界并平行于基板的方向上施加外力,使芯片可以被平行于器件表面的剪切工具剪切,如圖8所示。應(yīng)小心安放器件以免對芯片造成損傷。對于某些類型的封裝,由于封裝結(jié)構(gòu)會妨礙芯片的剪切力測試,當(dāng)規(guī)定要采用本試驗(yàn)方法時(shí),需要采用有效的化學(xué)或物理方法將妨礙部分去除,但不得破壞芯片倒裝區(qū)和填充區(qū)。

剪切力和失效模式受剪切速度、剪切高度以及器件存儲時(shí)間的影響。為保證試驗(yàn)結(jié)果的有效性,應(yīng)對任何檢驗(yàn)批進(jìn)行相同條件的剪切試驗(yàn),如剪切速度、剪切高度等都應(yīng)一致。

夾具應(yīng)防止器件在軸向上移動,保證剪切方向與基板的表面平行,并且不損傷芯片,不使基板變形。圖9給出了夾具的示例,可使用其他工具替代夾具。

夾具應(yīng)和機(jī)器保持剛性連接,移動和變形應(yīng)最小化,避免對器件產(chǎn)生諧振激勵。對長方形芯片,應(yīng)從與芯片長邊垂直的方向施加應(yīng)力。

剪切工具應(yīng)由堅(jiān)硬的剛性材料、陶瓷或其他非易彎曲的材料構(gòu)成。剪切工具應(yīng)和器件底面成90°士5°。把剪切工具和芯片對齊,使其可以接觸芯片的一側(cè)。應(yīng)保證剪切工具在行進(jìn)時(shí)不會接觸基板。

最好能使用可移動的試驗(yàn)臺和工具臺進(jìn)行對齊,并使移動平面垂直于負(fù)載方向。

由于頻繁使用會造成剪切工具磨損,從而影響試驗(yàn)結(jié)果。如果剪切工具有明顯的磨損,如圖7所示,則應(yīng)替換。

4.2 芯片剪切

4.2.1 剪切速度

芯片剪切過程中應(yīng)保持恒定速率,并記錄剪切速度。剪切速度一般為0.1 mm/s~0.8 mm/s。

4.2.2 剪切力

試驗(yàn)數(shù)據(jù)應(yīng)包括芯片剪切力數(shù)值和標(biāo)準(zhǔn)要求數(shù)值。芯片剪切力數(shù)值應(yīng)滿足應(yīng)用條件所要求的最小值。

5、 ** 失效判據(jù)**

5.1 倒裝芯片剪切強(qiáng)度(無底填充器件)

使倒裝芯片和基板產(chǎn)生分離的最小剪切力應(yīng)按式(1)計(jì)算,小于其值而發(fā)生分離則視為不合格。

最小剪切力=0.05N×凸點(diǎn)數(shù) (1)

當(dāng)有規(guī)定時(shí),應(yīng)記錄造成分離時(shí)的剪切力數(shù)值,以及分離或失效的主要類別:

a) 焊點(diǎn)材料或基板焊接區(qū)(適用時(shí))的失效;

b) 芯片或基板的破裂(緊靠在焊點(diǎn)處下面的芯片或基板失掉一部分);

c) 金屬化層浮起(金屬化層或基板焊接區(qū)與芯片或基板分離)。

5.2 倒裝芯片剪切強(qiáng)度(底填充器件)

若芯片黏接面積大于4.13 mm2,應(yīng)最小承受25 N的力或其倍數(shù);若芯片黏接面積大于或等于0.32mm2,但不大于4.13 mm2時(shí),芯片承受的最小應(yīng)力可通過圖11確定;若芯片黏接面積小于0.32mm2,應(yīng)承受的最小力為(0.1倍)時(shí)的6N/mm2或(2倍)時(shí)的12N/mm2。

符合以下任一判據(jù)則應(yīng)視為失效:

a) 小于圖10中曲線所表示的最小芯片剪切強(qiáng)度要求。

b) 適用時(shí),使芯片與基板脫離時(shí)施加的力小于圖10中最小芯片剪切強(qiáng)度的1.25倍,同時(shí)芯片在填充材料上的殘留小于填充區(qū)面積的50%。

c) 適用時(shí),使芯片與基板脫離時(shí)施加的力小于圖10中最小芯片剪切強(qiáng)度的2.0倍,同時(shí)芯片在填充材料上的殘留小于填充區(qū)面積的10%。

當(dāng)有規(guī)定時(shí),應(yīng)記錄造成分離時(shí)的剪切力數(shù)值,以及分離或失效的主要類別:

a) 芯片被剪切掉后,基板上殘留有芯片的碎片;

b) 芯片與填充材料間脫離;

c) 芯片與填充材料一起脫離基板。

6、 ** 說明**

有關(guān)采購文件或詳細(xì)規(guī)范中應(yīng)規(guī)定以下內(nèi)容:

a) 最小剪切力強(qiáng)度(若不用本試驗(yàn)判據(jù)時(shí));

b) 試驗(yàn)的芯片數(shù)和接收數(shù);

c) 數(shù)據(jù)記錄要求。

以上就是小編對半導(dǎo)體集成電路焊球倒裝是什么?以及倒裝芯片剪切力試驗(yàn)?zāi)康?、測試設(shè)備、試驗(yàn)方法以及失效判據(jù)的介紹了,希望能給大家?guī)韼椭?!科?zhǔn)專注于推拉力測試機(jī)研發(fā)、生產(chǎn)、銷售。廣泛用于與LED封裝測試IC半導(dǎo)體封裝測試、TO封裝測試、IGBT功率模塊封裝測試、光電元器件封裝測試、大尺寸PCB測試、MINI面板測試、大尺寸樣品測試、汽車領(lǐng)域、航天航空領(lǐng)域、軍工產(chǎn)品測試、研究機(jī)構(gòu)的測試及各類院校的測試研究等應(yīng)用。如果您有遇到任何有關(guān)推拉力機(jī)、半導(dǎo)體集成電路等問題,歡迎給我們私信或留言,科準(zhǔn)的技術(shù)團(tuán)隊(duì)也會為您免費(fèi)解答!

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    453

    文章

    50266

    瀏覽量

    421179
  • 集成電路
    +關(guān)注

    關(guān)注

    5379

    文章

    11335

    瀏覽量

    360515
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26923

    瀏覽量

    214811
收藏 人收藏

    評論

    相關(guān)推薦

    半導(dǎo)體集成電路中的應(yīng)用

    本文旨在剖析這個半導(dǎo)體領(lǐng)域的核心要素,從最基本的晶體結(jié)構(gòu)開始,逐步深入到半導(dǎo)體集成電路中的應(yīng)用。
    的頭像 發(fā)表于 10-18 14:24 ?317次閱讀

    芯片熱管理,倒裝芯片封裝“難”在哪?

    底部填充料在集成電路倒裝芯片封裝中扮演著關(guān)鍵的角色。在先進(jìn)封裝技術(shù)中,底部填充料被用于多種目的,包括緩解芯片、互連材料()和基板之間熱膨脹系數(shù)不匹配所產(chǎn)生的內(nèi)部應(yīng)力,分散芯片正面的
    的頭像 發(fā)表于 08-22 17:56 ?773次閱讀
    芯片熱管理,<b class='flag-5'>倒裝</b>芯片封裝“難”在哪?

    CMOS集成電路的定義及特點(diǎn)?CMOS集成電路的保護(hù)措施哪些?

    CMOS(互補(bǔ)金屬氧化物半導(dǎo)體集成電路是一種廣泛使用的半導(dǎo)體技術(shù),用于構(gòu)建各種電子電路集成電路。
    的頭像 發(fā)表于 05-28 15:32 ?1783次閱讀

    納維科技邀您參加“2024功率半導(dǎo)體器件與集成電路會議”

    4月26-28日,“2024功率半導(dǎo)體器件與集成電路會議(CSPSD 2024)”將于成都召開。
    的頭像 發(fā)表于 04-24 09:56 ?338次閱讀

    專用集成電路哪些特點(diǎn)和作用

    專用集成電路(ASIC)是一種針對特定功能和應(yīng)用的定制化集成電路。它與通用集成電路(ASIC)相對,通用集成電路可以用于多種應(yīng)用,而專用集成電路
    的頭像 發(fā)表于 04-19 14:38 ?573次閱讀

    芯片、半導(dǎo)體、集成電路傻傻分不清?芯片和集成電路什么區(qū)別?

    芯片,又稱微電路(microcircuit)、微芯片(microchip)、集成電路(英語:integrated circuit, IC)。
    的頭像 發(fā)表于 04-02 16:13 ?2608次閱讀

    半導(dǎo)體發(fā)展的四個時(shí)代

    的那樣,半導(dǎo)體行業(yè)第四個時(shí)代的主旨就是合作。讓我們來仔細(xì)看看這個演講的內(nèi)容。 半導(dǎo)體的第一個時(shí)代——IDM 最初,晶體管是在貝爾實(shí)驗(yàn)室發(fā)明的,緊接著,德州儀器 (TI)做出了第一個集成電路。當(dāng)仙童
    發(fā)表于 03-27 16:17

    半導(dǎo)體發(fā)展的四個時(shí)代

    的那樣,半導(dǎo)體行業(yè)第四個時(shí)代的主旨就是合作。讓我們來仔細(xì)看看這個演講的內(nèi)容。 半導(dǎo)體的第一個時(shí)代——IDM 最初,晶體管是在貝爾實(shí)驗(yàn)室發(fā)明的,緊接著,德州儀器 (TI)做出了第一個集成電路。當(dāng)仙童
    發(fā)表于 03-13 16:52

    倒裝器件封裝結(jié)構(gòu)設(shè)計(jì)

    共讀好書 敖國軍 張國華 蔣長順 張嘉欣 (無錫中微高科電子有限公司) 摘要: 倒裝是今后高集成半導(dǎo)體的主要發(fā)展方向之一。倒裝
    的頭像 發(fā)表于 02-21 16:48 ?698次閱讀
    <b class='flag-5'>倒裝</b><b class='flag-5'>焊</b>器件封裝結(jié)構(gòu)設(shè)計(jì)

    半導(dǎo)體分立器件哪些 分立器件和集成電路的區(qū)別

    半導(dǎo)體分立器件(Discrete Semiconductor Devices)是一種由單一的半導(dǎo)體材料制造的電子元件,與集成電路(Integrated Circuits)相對應(yīng)。分立器件通常由晶體管
    的頭像 發(fā)表于 02-01 15:33 ?3091次閱讀

    集成電路芯片種類、作用及測試流程

    集成電路芯片是由半導(dǎo)體材料制成的片狀電子元件,上面集成了多種電子器件和電路結(jié)構(gòu)。
    的頭像 發(fā)表于 01-24 16:37 ?2669次閱讀

    集成電路封裝形式哪幾種

    集成電路設(shè)計(jì)與制造過程中,封裝是不可或缺的重要一環(huán),也是半導(dǎo)體集成電路的最后階段。
    的頭像 發(fā)表于 01-24 10:50 ?1434次閱讀

    半導(dǎo)體、集成電路、芯片的區(qū)別在哪里

    ~ ? 1.半導(dǎo)體、集成電路、芯片三者的區(qū)別 半導(dǎo)體、集成電路和芯片是現(xiàn)代電子技術(shù)中不可或缺的核心概念,它們在電子設(shè)備的制造和功能實(shí)現(xiàn)上起著重要作用
    的頭像 發(fā)表于 01-13 09:49 ?4230次閱讀

    機(jī)器視覺在電子半導(dǎo)體行業(yè)的應(yīng)用 ——倒裝技術(shù)不可或缺的“銳眼”

    隨著集成電路封裝密度的提高,傳統(tǒng)引線鍵合技術(shù)已經(jīng)無法滿足要求,倒裝技術(shù)的出現(xiàn)解決了該問題,并得到了廣泛應(yīng)用。機(jī)器視覺系統(tǒng)作為倒裝設(shè)備的“
    的頭像 發(fā)表于 12-08 15:40 ?414次閱讀
    機(jī)器視覺在電子<b class='flag-5'>半導(dǎo)體</b>行業(yè)的應(yīng)用 ——<b class='flag-5'>倒裝</b><b class='flag-5'>焊</b>技術(shù)不可或缺的“銳眼”

    功率半導(dǎo)體集成電路的區(qū)別

    功率半導(dǎo)體集成電路是兩種不同類型的電子器件,它們在設(shè)計(jì)、制造、應(yīng)用等方面有著顯著的區(qū)別。下面將詳細(xì)介紹功率半導(dǎo)體集成電路的區(qū)別。 一、定義 功率
    的頭像 發(fā)表于 12-04 17:00 ?1874次閱讀