梳理一下DPHY的集成驗(yàn)證

小編設(shè)計(jì)的集成MIPI DPHY的MCU版圖如下，今天梳理下DPHY的集成驗(yàn)證。

線網(wǎng)驅(qū)動(dòng)強(qiáng)度（drive strength）：

用于表示0的強(qiáng)度：highz0、supply0、strong0、pull0、weak0。

用于表示1的強(qiáng)度：highz1、supply1、strong1、pull1、weak1。

supply，strong，pull，weak強(qiáng)度依次下降，注意，supply0和supply1用于模型電源，就是只能提供0和1值的線網(wǎng)，通常只在Vendor提供的標(biāo)準(zhǔn)單元庫(kù)中使用，平時(shí)不用。

舉個(gè)例子MIPI DPHY的testbench的DP、DN接口在HS模式、LP模式/ULPS模式下的驅(qū)動(dòng)力如下，仿真模式下，為了讓HS的驅(qū)動(dòng)力最強(qiáng)，我們用supply來(lái)驅(qū)動(dòng)bufif1，然后LP模式用pull來(lái)驅(qū)動(dòng)bufif1。

我們以dphy_ipi_tests測(cè)試為例，具體仿真驅(qū)動(dòng)函數(shù)如下：

initialize_dut函數(shù)對(duì)DUT初始化：

      phy_testclr     = 1'b1;
      phy_testdin     = 8'd0;
      phy_testen      = 1'd0;
      phy_testclk     = 1'd0;
 
      presetn= 1'd0;
      #(10)
      presetn= 1'd1;
      #(10)
      update_phy_test_ctrl1;
      update_phy_test_ctrl0;

給下面寄存器賦初始值(無(wú)效值)：

task update_phy_test_ctrl0;
   apbWrite(`CSI2_HOST_PHY_TEST_CTRL0_OS, {30'd0, phy_testclk, phy_testclr});
endtask


task update_phy_test_ctrl1;
apbWrite(`CSI2_HOST_PHY_TEST_CTRL1_OS,{15'd0, phy_testen, 8'd0, phy_testdin});
endtask

特別注意phy_test_ctrl1寄存器是用于DPHY的配置:

//CSI2 Controller Programming
apbWrite(`CSI2_HOST_PHY_SHUTDOWNZ_OS, 32'hFFFF_FFFF); // 取消phy shutdown
apbWrite(`CSI2_HOST_DPHY_RSTZ_OS     , 32'hFFFF_FFFF); // 取消phy reset復(fù)位
apbWrite(`CSI2_HOST_CSI2_RESETN_OS   , 32'hFFFF_FFFF); // 取消csi2 reset復(fù)位

配置DPHY的帶寬為1GHz，配置接口時(shí)序如下：

審核編輯：劉清