0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

?Cadence Allegro飛線的隱藏關(guān)閉

凡億PCB ? 來源:未知 ? 2023-04-11 10:30 ? 次閱讀

Cadence Allegro飛線的隱藏關(guān)閉

PCB設(shè)計(jì)過程中,一把布線的順序是先走信號(hào)線,然后進(jìn)行電源的處理、電源的分割,然而電源的飛線是非常多的,非常影響信號(hào)線的布線,所以剛開始會(huì)將電源的飛線進(jìn)行隱藏,具體操作的步驟如下所示:

1.點(diǎn)擊執(zhí)行菜單命令Logic-Identify DC Nets,如圖1所示,定義電源的電壓屬性;


圖1 定義電壓屬性示意圖


2.進(jìn)入電壓設(shè)置界面,可以從網(wǎng)絡(luò)列表選擇網(wǎng)絡(luò),也可以是鼠標(biāo)去PCB界面進(jìn)行點(diǎn)擊,如圖2所示,我們選擇到GND網(wǎng)絡(luò),目前是沒有賦予電壓值的,顯示是None,在Voltage欄輸入電壓值為0,這樣飛線就會(huì)收起來了;


圖2將電源飛線收起示意圖


3.如圖3所示,將電壓值指定好以后,點(diǎn)擊Apply命令運(yùn)用下,飛線就收起來,不會(huì)到處飛,方便對(duì)其它信號(hào)線的布線以及規(guī)劃。其它電源的飛線,跟這個(gè)的處理方法是一致的,也是賦予電壓值即可,是多少伏特的電壓值就賦予多少電壓值即可。

上述,就是在Allegro軟件中,對(duì)電源飛線進(jìn)行隱藏的方法解析,當(dāng)信號(hào)線布完之后,需要顯示電源的飛線,將之前的賦予的電壓值進(jìn)行刪除即可。

圖3 地網(wǎng)絡(luò)飛線收起示意圖

聲明:

本文凡億教育原創(chuàng)文章,轉(zhuǎn)載請(qǐng)注明來源!
投稿/招聘/廣告/課程合作/資源置換請(qǐng)加微信:13237418207
往期文章 精彩回顧

嘉立創(chuàng)EDA專業(yè)版PCB絲印的快速調(diào)整方法

嘉立創(chuàng)EDA專業(yè)版尺寸標(biāo)注操作教程

嘉立創(chuàng)EDA專業(yè)版PCB距離測(cè)量操作

嘉立創(chuàng)EDA PCB設(shè)計(jì)對(duì)齊與等間距操作

嘉立創(chuàng)EDA PCB設(shè)計(jì)移動(dòng)操作命令介紹

點(diǎn)擊“閱讀原文”查看更多干貨文章


原文標(biāo)題:?Cadence Allegro飛線的隱藏關(guān)閉

文章出處:【微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4294

    文章

    22776

    瀏覽量

    393228

原文標(biāo)題:?Cadence Allegro飛線的隱藏關(guān)閉

文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Cadence Allegro16.5教程

    電子發(fā)燒友網(wǎng)站提供《Cadence Allegro16.5教程.pdf》資料免費(fèi)下載
    發(fā)表于 04-17 09:22 ?4次下載

    Cadence攜手Intel代工廠研發(fā)先進(jìn)封裝流程,助力HPC、AI及移動(dòng)設(shè)備

    Cadence Allegro? X APD(用以實(shí)現(xiàn)元件布局、信號(hào)/電源/接地布線、設(shè)計(jì)同步電氣分析、DFM/DFA及最后制造輸出)、Integrity? 3D-IC Platform 及其對(duì)應(yīng)的Integrity System Planner(負(fù)責(zé)系統(tǒng)級(jí)設(shè)計(jì)聚合、規(guī)劃
    的頭像 發(fā)表于 03-13 10:05 ?477次閱讀

    allegro教程介紹

    電子發(fā)燒友網(wǎng)站提供《allegro教程介紹.pdf》資料免費(fèi)下載
    發(fā)表于 02-29 09:28 ?2次下載

    PCB設(shè)計(jì)布線Cadence 20問

    Cadence Allegro現(xiàn)在幾乎成為高速板設(shè)計(jì)中實(shí)際上的工業(yè)標(biāo)準(zhǔn),版本是2011年5月發(fā)布的Allegro 16.5。和它前端產(chǎn)品 Capture 的結(jié)合,可完成高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線工作。
    發(fā)表于 01-05 15:34 ?469次閱讀

    Cadence生成PDF原理圖,這一篇就足夠!

    Cadence是一種當(dāng)前非常流行的應(yīng)用于硬件設(shè)計(jì)的原理圖和PCB布局布線工具。 使用Cadence原理圖設(shè)計(jì)工具-Allegro Design Entry CIS完成原理圖設(shè)計(jì)之后,我們通常會(huì)
    的頭像 發(fā)表于 11-02 08:55 ?1.8w次閱讀
    <b class='flag-5'>Cadence</b>生成PDF原理圖,這一篇就足夠!

    如何在Cadence Allegro軟件中制作通孔焊盤

    通孔焊盤可以說是PCB中最常見的焊盤之一了,對(duì)于插針等插件元器件的焊接,其采用的焊盤大都是通孔焊盤。下面就來簡(jiǎn)單介紹一下如何在Cadence Allegro軟件中制作通孔焊盤。
    的頭像 發(fā)表于 10-21 14:10 ?3453次閱讀
    如何在<b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b>軟件中制作通孔焊盤

    如何在Cadence Allegro軟件中制作槽孔焊盤

    槽孔是指鉆孔形狀不是圓形的通孔,某些體積較大的開關(guān)的封裝會(huì)采用槽孔。下面就來簡(jiǎn)單介紹一下如何在Cadence Allegro軟件中制作槽孔焊盤。
    的頭像 發(fā)表于 10-21 14:08 ?1617次閱讀
    如何在<b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b>軟件中制作槽孔焊盤

    如何在Cadence Allegro軟件中制作過孔

    過孔也是PCB中最常見的孔之一,它用于連接雙面板和多層板中各層之間的走。下面就來簡(jiǎn)單介紹一下如何在Cadence Allegro軟件中制作過孔。
    的頭像 發(fā)表于 10-21 14:07 ?4303次閱讀
    如何在<b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b>軟件中制作過孔

    Cadence推出新版Cadence Allegro與 OrCAD PCB軟件

    新版Allegro與OrCAD使用多階段預(yù)發(fā)布的方式確保內(nèi)容與質(zhì)量能夠符合客戶的需要。來自北美、歐洲、亞洲和日本的20多家客戶參與了多階段測(cè)試計(jì)劃。參與測(cè)試計(jì)劃的客戶與Cadence的合作伙伴包括
    發(fā)表于 10-17 14:55 ?867次閱讀

    Cadence_Allegro_PCB設(shè)計(jì)詳細(xì)教程

    Cadence_Allegro_PCB_設(shè)計(jì)詳細(xì)教程全集下載
    發(fā)表于 09-28 07:13

    Allegro_PCB_設(shè)計(jì)詳細(xì)教程

    Cadence_Allegro_PCB_設(shè)計(jì)詳細(xì)教程全集下載
    發(fā)表于 09-27 06:02

    Cadence Allegro 22.1-1-3-將網(wǎng)絡(luò)顯示在焊盤、走、銅皮上

    Cadence Allegro 22.1-1-3-將網(wǎng)絡(luò)顯示在焊盤、走、銅皮上
    的頭像 發(fā)表于 09-25 09:12 ?3308次閱讀
    <b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b> 22.1-1-3-將網(wǎng)絡(luò)顯示在焊盤、走<b class='flag-5'>線</b>、銅皮上

    Cadence Allegro 22.1-1-2-放置除原理圖以外的封裝-M3定位孔為例

    Cadence Allegro 22.1-1-2-放置除原理圖以外的封裝-M3定位孔為例
    的頭像 發(fā)表于 09-25 09:11 ?2435次閱讀
    <b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b> 22.1-1-2-放置除原理圖以外的封裝-M3定位孔為例

    Cadence Allegro 22.1-1-1-導(dǎo)入DXF板框詳細(xì)步驟

    Cadence Allegro 22.1-1-1-導(dǎo)入DXF板框詳細(xì)步驟
    的頭像 發(fā)表于 09-25 09:09 ?5870次閱讀
    <b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b> 22.1-1-1-導(dǎo)入DXF板框詳細(xì)步驟

    請(qǐng)問在Cadence中鉆孔重疊如何檢查呢?

    使用Cadence Allegro進(jìn)行PCB設(shè)計(jì)時(shí),經(jīng)常用到Subdrawing功能進(jìn)行走和孔的復(fù)用,Subdrawing的孔和避免不了與原用的
    的頭像 發(fā)表于 09-22 10:45 ?2968次閱讀
    請(qǐng)問在<b class='flag-5'>Cadence</b>中鉆孔重疊如何檢查呢?