0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一個(gè)高效的現(xiàn)代EDA仿真驗(yàn)證流程

芯片驗(yàn)證工程師 ? 來(lái)源:芯片驗(yàn)證工程師 ? 作者:芯片驗(yàn)證工程師 ? 2023-04-13 09:27 ? 次閱讀

下圖是一個(gè)典型的EDA仿真驗(yàn)證環(huán)境,其中主要的組件就是激勵(lì)生成、檢查覆蓋率收集。

這三者缺一不可。

efdcf512-d97b-11ed-bfe3-dac502259ad0.png

激勵(lì)生成是我們驗(yàn)證環(huán)境的第一個(gè)關(guān)鍵組件,用于驅(qū)動(dòng)DUT到一個(gè)預(yù)期的狀態(tài)。

在DUT正在處理激勵(lì)以及完成激勵(lì)處理之后我們需要實(shí)時(shí)的或者離線的checker機(jī)制來(lái)確保芯片按照預(yù)期行為工作。

覆蓋率是最終的量化機(jī)制、也可以理解為激勵(lì)的反饋機(jī)制。我們不斷地激勵(lì)著DUT,同時(shí)也在進(jìn)行檢查,整個(gè)過(guò)程中通過(guò)覆蓋率的量化來(lái)反饋驗(yàn)證工程師有沒(méi)有驗(yàn)證完成?哪里還需要繼續(xù)驗(yàn)證?

下圖是覆蓋率反饋到激勵(lì),以及表明驗(yàn)證是否完成的一個(gè)流程。在這個(gè)流程中,我們不斷地根據(jù)覆蓋率調(diào)整激勵(lì)發(fā)送的隨機(jī)機(jī)制,直到只剩幾個(gè)邊界場(chǎng)景很難覆蓋到,我們?cè)贅?gòu)造定向用例。

f00588b0-d97b-11ed-bfe3-dac502259ad0.png

這是一個(gè)比較高效的現(xiàn)代EDA仿真驗(yàn)證流程,整個(gè)流程中激勵(lì)生成、檢查機(jī)制和覆蓋率量化都需要保證完備性。

完備的激勵(lì)+完備的檢查機(jī)制+完備的覆蓋率量化才能夠獲得有信心的驗(yàn)證結(jié)果,缺一不可。另外,這三者中的任何一個(gè)做到絕對(duì)的完備就是非常難的。

如果覆蓋率完備了,也可以保證激勵(lì)的完備。如果發(fā)現(xiàn)用例構(gòu)造過(guò)程非常困難,大概率是驗(yàn)證環(huán)境架構(gòu)的不合理。要么趨向于定向用例,你需要維護(hù)非常多的sequence,經(jīng)常一個(gè)需求會(huì)讓你改動(dòng)多個(gè)sequence;要么趨向完全隨機(jī),可控性比較差。這兩個(gè)情況都降低驗(yàn)證效率。

checker是必須要保證完備的,否則就算你激勵(lì)覆蓋到了某個(gè)場(chǎng)景,你也識(shí)別不出來(lái)問(wèn)題。驗(yàn)證的重點(diǎn)是發(fā)現(xiàn)所有的bug,然后才是盡可能地保證激勵(lì)完備性。如果非要分個(gè)優(yōu)先級(jí),個(gè)人覺(jué)得checker的完備要高于激勵(lì)的完備。因?yàn)槿绻氵z漏了某個(gè)bug,更上層的驗(yàn)證環(huán)境也許可以通過(guò)集成你的checker來(lái)發(fā)現(xiàn)問(wèn)題。

覆蓋率也非常重要。否則就是在黑暗中胡亂開(kāi)槍射擊,你不知道去過(guò)哪里,也就不知道后面要往哪里去了。

保證激勵(lì)、檢查和覆蓋率的完備,全部都是難點(diǎn)。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2654

    瀏覽量

    172158
  • EDA仿真技術(shù)
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    5415
  • DUT
    DUT
    +關(guān)注

    關(guān)注

    0

    文章

    188

    瀏覽量

    12190

原文標(biāo)題:驗(yàn)證環(huán)境中的激勵(lì)、檢查和覆蓋率

文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    芯華章生態(tài)戰(zhàn)略亮相DAC,發(fā)布全流程敏捷驗(yàn)證管理器FusionFlex,并聯(lián)合華大九天推出數(shù)?;旌?b class='flag-5'>仿真解決方案

    6月24日,在一年一度的全球電子設(shè)計(jì)自動(dòng)化盛會(huì)DAC 2024 上,國(guó)內(nèi)領(lǐng)先的系統(tǒng)級(jí)驗(yàn)證EDA解決方案提供商芯華章攜手國(guó)內(nèi)EDA龍頭企業(yè)華大九天,共同展示了雙方在數(shù)?;旌?/div>
    發(fā)表于 06-26 10:38 ?150次閱讀
    芯華章生態(tài)戰(zhàn)略亮相DAC,發(fā)布全<b class='flag-5'>流程</b>敏捷<b class='flag-5'>驗(yàn)證</b>管理器FusionFlex,并聯(lián)合華大九天推出數(shù)?;旌?b class='flag-5'>仿真</b>解決方案

    芯華章推出EDA流程敏捷驗(yàn)證管理器昭睿FusionFlex

    6月24日,在一年一度的全球電子設(shè)計(jì)自動(dòng)化盛會(huì)DAC 2024 上,國(guó)內(nèi)領(lǐng)先的系統(tǒng)級(jí)驗(yàn)證EDA解決方案提供商芯華章攜手國(guó)內(nèi)EDA龍頭企業(yè)華大九天,共同展示了雙方在數(shù)?;旌?/div>
    的頭像 發(fā)表于 06-26 09:46 ?441次閱讀
    芯華章推出<b class='flag-5'>EDA</b>全<b class='flag-5'>流程</b>敏捷<b class='flag-5'>驗(yàn)證</b>管理器昭睿FusionFlex

    大規(guī)模 SoC 原型驗(yàn)證面臨哪些技術(shù)挑戰(zhàn)?

    引言隨著電子設(shè)計(jì)自動(dòng)化(EDA驗(yàn)證工具的重要性日益增加,開(kāi)發(fā)者們開(kāi)始尋求減少流片成本和縮短開(kāi)發(fā)周期的方法。其中,使用可編程邏輯芯片(FPGA)來(lái)構(gòu)建有效的驗(yàn)證流程成為
    的頭像 發(fā)表于 06-06 08:23 ?957次閱讀
    大規(guī)模 SoC 原型<b class='flag-5'>驗(yàn)證</b>面臨哪些技術(shù)挑戰(zhàn)?

    是德科技聯(lián)合新思科技、Ansys推出了個(gè)全新的集成射頻設(shè)計(jì)遷移流程

    新設(shè)計(jì)流程在新思科技的定制化設(shè)計(jì)系列、是德科技電磁仿真平臺(tái)以及 Ansys 器件合成軟件的基礎(chǔ)之上,提供了個(gè)高效、集成的射頻電路再設(shè)計(jì)解決
    的頭像 發(fā)表于 05-10 16:33 ?368次閱讀

    芯片測(cè)試和芯片驗(yàn)證的區(qū)別

    這是芯片在設(shè)計(jì)過(guò)程中的個(gè)環(huán)節(jié),主要通過(guò)EDA(電子設(shè)計(jì)自動(dòng)化)工具進(jìn)行仿真檢驗(yàn)。它的主要目的是在芯片生產(chǎn)之前,驗(yàn)證芯片設(shè)計(jì)是否符合預(yù)定的需
    的頭像 發(fā)表于 05-08 16:52 ?1217次閱讀

    電路仿真軟件如何使用 電路仿真軟件操作流程

    電路仿真軟件是種用于設(shè)計(jì)、測(cè)試和驗(yàn)證電路的工具,它可以模擬實(shí)際電路的行為和性能。本文將詳細(xì)介紹電路仿真軟件的使用流程,包括軟件的安裝、電路
    的頭像 發(fā)表于 05-04 10:39 ?1515次閱讀

    為昕原理圖設(shè)計(jì)EDA軟件(Jupiter)試用

    為昕原理圖設(shè)計(jì)EDA軟件(Jupiter)是款符合中國(guó)國(guó)情的原理圖設(shè)計(jì)軟件,聚焦核心功能,覆蓋原理圖設(shè)計(jì)全流程,功能設(shè)計(jì)更智能化,界面操作更人性化,讓硬件工程師使用得更愉悅、順暢。為昕科技旨在通過(guò)
    發(fā)表于 04-12 14:30

    fpga原型驗(yàn)證流程

    FPGA原型驗(yàn)證流程是確保FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計(jì)實(shí)現(xiàn)到功能驗(yàn)證的整個(gè)過(guò)程,是FPGA開(kāi)發(fā)流程中不可或缺的
    的頭像 發(fā)表于 03-15 15:05 ?1153次閱讀

    珠海南方集成電路設(shè)計(jì)服務(wù)中心引進(jìn)芯華章全流程驗(yàn)證工具

    為更好地推動(dòng)EDA工具國(guó)產(chǎn)化,加快構(gòu)建產(chǎn)業(yè)生態(tài)體系,3月13日,芯華章科技宣布與珠海南方集成電路設(shè)計(jì)服務(wù)中心(珠海ICC)達(dá)成戰(zhàn)略合作,后者將引進(jìn)芯華章智V驗(yàn)證平臺(tái)及數(shù)字驗(yàn)證流程工具
    的頭像 發(fā)表于 03-13 10:01 ?425次閱讀

    數(shù)字電路設(shè)計(jì)有哪些仿真驗(yàn)證流程

    數(shù)字電路設(shè)計(jì)的仿真驗(yàn)證流程是確保設(shè)計(jì)能夠正確運(yùn)行的重要步驟之。在現(xiàn)代電子設(shè)備中,數(shù)字電路被廣泛應(yīng)用于各種應(yīng)用領(lǐng)域,如計(jì)算機(jī)、通信設(shè)備、汽車
    的頭像 發(fā)表于 01-02 17:00 ?1027次閱讀

    EDA流程的重要意義,以及國(guó)內(nèi)EDA流程進(jìn)展

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)EDA是Electronic design automation的縮寫,中文名稱是電子設(shè)計(jì)自動(dòng)化,是指通過(guò)設(shè)計(jì)軟件來(lái)完成集成電路的功能設(shè)計(jì)、綜合、驗(yàn)證、物理設(shè)計(jì)等流程
    的頭像 發(fā)表于 12-14 00:08 ?1967次閱讀

    電子硬件EDA設(shè)計(jì)流程

    在進(jìn)行電子硬件EDA設(shè)計(jì)時(shí),般都需要按照套完整的設(shè)計(jì)步驟流程,經(jīng)過(guò)這些流程下來(lái)設(shè)計(jì)的產(chǎn)品,就不會(huì)有產(chǎn)生設(shè)計(jì)紕漏的現(xiàn)象。 在電子硬件設(shè)計(jì)中
    的頭像 發(fā)表于 11-07 10:41 ?1339次閱讀
    電子硬件<b class='flag-5'>EDA</b>設(shè)計(jì)<b class='flag-5'>流程</b>

    如何使用Verilog語(yǔ)言進(jìn)行仿真驗(yàn)證

    仿真驗(yàn)證主要作用是搭建個(gè)測(cè)試平臺(tái),測(cè)試和驗(yàn)證程序設(shè)計(jì)的正確性,驗(yàn)證設(shè)計(jì)是否實(shí)現(xiàn)了我們所預(yù)期的功
    的頭像 發(fā)表于 10-02 16:29 ?1411次閱讀
    如何使用Verilog語(yǔ)言進(jìn)行<b class='flag-5'>仿真</b><b class='flag-5'>驗(yàn)證</b>

    國(guó)產(chǎn)EDA“夾縫”生存 集成電路設(shè)計(jì)和制造流程

    EDA有著“芯片之母”稱號(hào),個(gè)完整的集成電路設(shè)計(jì)和制造流程主要包括工藝平臺(tái)開(kāi)發(fā)、集成電路設(shè)計(jì)和集成電路制造三個(gè)階段,三
    發(fā)表于 09-28 14:31 ?2186次閱讀
    國(guó)產(chǎn)<b class='flag-5'>EDA</b>“夾縫”生存 集成電路設(shè)計(jì)和制造<b class='flag-5'>流程</b>

    英諾達(dá)靜態(tài)驗(yàn)證EDA工具可確保設(shè)計(jì)在可測(cè)試性部分達(dá)到交付標(biāo)準(zhǔn)

    ? 9月20日,由EDA2主辦的首屆IDAS設(shè)計(jì)自動(dòng)化產(chǎn)業(yè)峰會(huì)在武漢的中國(guó)光谷科技會(huì)展中心舉行,英諾達(dá)(成都)電子科技有限公司攜最新發(fā)布的EnAltius DFT Checker靜態(tài)驗(yàn)證EDA工具
    的頭像 發(fā)表于 09-23 11:13 ?1003次閱讀