設(shè)計一個25G系統(tǒng)：平衡能耗、性能與價格的5個技巧

在為下一代服務(wù)器和交換機(jī)實現(xiàn)從10G到25G系統(tǒng)的轉(zhuǎn)換時，硬件設(shè)計工程師們必須滿足以下這些互相抵觸和矛盾的目標(biāo)：盡可能降低數(shù)據(jù)延遲、保持或減小功耗、以及盡可能地降低成本。為了用具有競爭力的成本優(yōu)勢為數(shù)據(jù)中心用戶提供世界一流的產(chǎn)品，從根本上來說，你必須少花錢多辦事。

以下是5個快速小竅門，它能使你在設(shè)計25G系統(tǒng)時做出很好的平衡：

1.確定系統(tǒng)中的哪條鏈路將會需要信號調(diào)節(jié)；這將取決于走線長度和印刷電路板 (PCB) 材質(zhì)。低損耗材料需要較少的信號調(diào)節(jié)，不過它們的價格也比標(biāo)準(zhǔn)材料要貴。損耗大于專門用途集成電路 (ASIC) 的內(nèi)在補(bǔ)償功能的通道將需要某種形式的信號調(diào)節(jié)。例如，如果你的ASIC能夠?qū)崿F(xiàn)30dB的補(bǔ)償，你就有可能希望為損耗達(dá)到27dB或以上的通道增加信號調(diào)節(jié)，而其中的3dB差異可以作為安全裕量。

圖1是一個PCB材料A和B之間的通道損耗預(yù)算分析比較示例圖。

圖1：一個系統(tǒng)內(nèi)通道的示例分布，假定ASIC損耗補(bǔ)償能力：12.9GHz時為30dB，PCB材料A損耗：12.9GHz時為每英寸0.8dB，PCB材料B損耗：12.9GHz時為每英寸1.1dB。

2.對于那些需要信號調(diào)節(jié)的通道，用小型封裝實現(xiàn)設(shè)計靈活性。小型封裝提供高通道密度，并且使你能夠使用重定時器或引腳兼容中繼器。

3.設(shè)計一個適應(yīng)重定時器或中繼器需要的電源解決方案。例如，TPS53513同步降壓轉(zhuǎn)換器能夠提供8A電流，已足夠一組6個重定時器或中繼器的用電需要。

4.確定SMBus尋址機(jī)制，這個機(jī)制需要對電路板上的每個重定時器/中繼器器件進(jìn)行單獨尋址。你可以用16個唯一SMBus地址中的一個來對每個器件進(jìn)行引腳配置。如果一塊電路板上有超過16個器件，可以考慮使用一個諸如TCA/PCA系列I2C/SMBus開關(guān)的I2C擴(kuò)展器來將這個SMBus分為多個總線。

5.在電路板上放置一個單個低成本25MHz (±100ppm) 2.5V單端時鐘，以支持多達(dá)20個重定時器器件。由于它不用于恢復(fù)數(shù)據(jù)，所以這個時鐘不具有任何抖動需要。這個重定時器將接受時鐘計時，對其進(jìn)行緩沖，并且將其復(fù)制在一個輸出引腳上，以便輕松連接到下一個重定時器。無需用到多個晶振或扇出緩沖器。如果你最終決定使用中繼器，而不是重定時器的話，那么你可以選擇不組裝這個組件來降低成本。

為了使以上這些技巧在實現(xiàn)起來更加簡單，TI已經(jīng)引入了業(yè)內(nèi)首款引腳兼容中繼器 (DS280BR810) 和重定時器 (DS250DF810) 解決方案產(chǎn)品組合，以實現(xiàn)25G背板和前端口應(yīng)用。而這些是如何幫助實現(xiàn)功耗、性能和價格之間的平衡呢？這一切都與設(shè)計簡便性和靈活性相關(guān)。

TI的引腳兼容中繼器和重定時器解決方案使你能夠在盡可能減小延遲和降低物料清單 (BOM) 成本的同時，選擇一款滿足你性能目標(biāo)的解決方案。硬件工程師知道，周圍元件的成本、尺寸和復(fù)雜度與中繼器或重定時器本身同樣重要?？梢钥紤]一下圖2中的電路板設(shè)計示例。

圖2：圖示了一個TI解決方案（右側(cè)）相對于一個普通解決方案（左側(cè)）的簡便性和節(jié)約的成本

表1：TI的25G信號調(diào)節(jié)解決方案與其它解決方案間的比較

TI的25G DS280BR810中繼器和DS250DF810重定時器解決方案的引腳兼容屬性使你能夠生成一個電路原理圖，以評估這兩個選項，從而實現(xiàn)針對最終產(chǎn)品的成本、功耗、和性能優(yōu)化。信號完整性工程師們能夠用中繼器解決方案來開始測試，這個解決方案提供更低成本和功耗。如果系統(tǒng)中的抖動和串?dāng)_需要更高性能，那么它們可以升級到一個引腳兼容重定時器解決方案。

小物件真的具有大作用?？梢韵胂笠粋€常見的、有20000臺服務(wù)器的數(shù)據(jù)中心。使用中繼器，而不使用重定時器能夠使一個服務(wù)器網(wǎng)絡(luò)接口卡 (NIC) 節(jié)省大約1W的功耗，累加在一起每年節(jié)省的電費超過21000美元（每度電0.12美元），這其中還不包括所節(jié)省的冷卻方面的開銷。如果你將BOM的元件成本減少5美元，就能多節(jié)省100000美元。最后，50ns延遲與500ps延遲之間的差異在于，滿足整個數(shù)據(jù)中心服務(wù)請求的同時，每天會“浪費”8個小時的時間（假定每秒有2000個請求，每天每臺服務(wù)器的總使用時間為4小時）。

通過使用以上這些技巧，你應(yīng)該能夠設(shè)計出一款在成本、功耗和性能之間做出很好均衡的電路板。

審核編輯：郭婷