Xilinx的新一代設(shè)計套件Vivado相比上一代產(chǎn)品 ISE,在運行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進。但是對初學(xué)者來說,新的約束語言 XDC 以及腳本語言 Tcl 的引入則成為了快速掌握 Vivado 使用技巧的最大障礙,以至于兩年多后的今天,仍有很多用戶缺乏 升級到 Vivado 的信心。
本文介紹了 Tcl 在 Vivado 中的基礎(chǔ)應(yīng)用,希望起到拋磚引玉的作用, 指引使用者在短時間內(nèi)快速掌握相關(guān)技巧,更好地發(fā)揮 Vivado 在 FPGA 設(shè)計中的優(yōu)勢。
Tcl 的背景介紹和基礎(chǔ)語法
Tcl(讀作 tickle)誕生于 80 年代的加州大學(xué)伯克利分校,作為一種簡單高效可移植性好的腳本語言,目前已經(jīng)廣泛應(yīng)用在幾乎所有的 EDA 工具中。Tcl 的最大特點就是其語法格式極其簡單甚至可以說僵化,采用純粹的 [命令選項 參數(shù)] 形式,是名副其實的“工具命令語言”(即 Tcl 的全稱 Tool Command Language)。
實際上 Tcl 的功能可以很強大,用其編寫的程序也可以很復(fù)雜,但要在 Vivado 或大部分其它 EDA 工具中使用,則只需掌握其中最基本的幾個部分。
注:在以下示例中,% 表示 Tcl 的命令提示符,執(zhí)行回車后,Tcl 會在下一行輸出命令執(zhí)行結(jié)果。 // 后是作者所加注釋,并不是例子的一部分。
打印主要通過 puts 語句來執(zhí)行,配合特殊符號,直接決定最終輸出內(nèi)容。
可以看到 Tcl 對文件的操作也是通過設(shè)置變量,改變屬性以及打印命令來進行的。上述寫文件的例子中通過 puts 命令在 my_file.txt 文件中寫入兩行文字,分別為“Hello World!” 和 myVar 變量的值,然后在讀文件操作 中讀取同一文件的內(nèi)容。
控制流和循環(huán)命令
Tcl 語言中用于控制流程和循環(huán)的命令與 C 語言及其它高級語言中相似,包括 if、while、for 和 foreach 等等。
具體使用可以參考如下示例,
子程序/過程
Tcl 中的子程序也叫做過程(Procedures),Tcl 正是通過創(chuàng)建新的過程來增強其內(nèi)建命令的能力,提供更強的擴展性。具體到 Vivado 的使用中,用戶經(jīng)??梢酝ㄟ^對一個個子程序/過程的創(chuàng)建來擴展或個性化 Vivado 的使用流程。
一些特殊符號
注: 反斜杠出現(xiàn)在行尾以允許命令在下一行繼續(xù)時,必須是這一行的最后一個字符,其后不能有空格。
Tcl 語言的基本語法相對簡單,但要熟練掌握仍需日常不斷練習(xí)。Xilinx 網(wǎng)站上有很多相關(guān)資料,這里推薦 兩個跟 Tcl 相關(guān)的文檔 UG835 和 UG894 ,希望對大家學(xué)習(xí) Vivado 和 Tcl 有所幫助。
在Vivado 中使用 Tcl定位目標(biāo)
在 Vivado 中使用 Tcl 最基本的場景就是對網(wǎng)表上的目標(biāo)進行遍歷、查找和定位,這也是對網(wǎng)表上的目標(biāo)進行約束的基礎(chǔ)。要掌握這些則首先需要理解 Vivado 對目標(biāo)的分類。
目標(biāo)的定義和定位
如上圖所示,設(shè)計頂層的 I/O 稱作 ports,其余底層模塊或是門級網(wǎng)表上的元件端口都稱作 pins。而包括頂層在內(nèi)的各級模塊,blackbox 以及門級元件,都稱作 cells。連線稱作 nets,加上 XDC 中定義的 clocks,在 Vivado 中一共將網(wǎng)表文件中的目標(biāo)定義為五類。要選取這五類目標(biāo),則需用相應(yīng)的 get_*命令,例如 get_pins 等等。
get_ports
ports 僅指頂層端口,所以get_ports 的使用相對簡單,可以配合通配符“* ”以及 Tcl 語言中處理 list 的命令一起使用。如下所示,
get_cells/get_nets
不同于 ports 僅指頂層端口,要定位 cells 和 nets 則相對復(fù)雜,首先需要面對層次的問題。這里有個大背景需要明確:Vivado 中 Tcl/XDC 對網(wǎng)表中目標(biāo)的搜索是層次化的,也就是一次僅搜索一個指定的層次 current_instance,缺省值為頂層。
以右圖所示設(shè)計來舉例,若要搜索 A(不含 a1,a2)層次內(nèi)的所有 cells 和名字中含有 nt 的 nets,有兩種方法:
若要將搜索層次改為 A+B+b1,則可以寫一個循環(huán),逐一用 current_instance 將搜索層次指向 A,B 和 b1,再將搜索到的 cells 或 nets 合成一個 list 輸出即可。
若要將搜索層次改為當(dāng)前層次以及其下所有子層次,可以使用 -hierarchical (在 Tcl 中可以簡寫為-hier)
在使用-hierarchical 時有一點需要特別留意,即后面所跟的搜索條件僅指目標(biāo)對象的名字,不能含有代表 層次的“/” 。下面列出的寫法便是一種常見的使用誤區(qū),并不能以此搜索到 A 及其下子層次內(nèi)所有的 cells。
get_pins
pins 在 Vivado 數(shù)據(jù)庫中有個獨特的存在形式,即 / 。這里的“ / ”不表示層次,而是其名字的一部分,表示這個 pin 所屬的實體。也就是說,在使用 get_pins 配合-hier 來查找 pins 時,“ / ”可以作為名字的一部分,出現(xiàn)在搜索條件內(nèi)(注意與上述 get_cells 和 get_nets 的使用區(qū)別)
目標(biāo)之間的關(guān)系
Tcl 在搜索網(wǎng)表中的目標(biāo)時,除了上述根據(jù)名字條件直接搜索的方式,還可以利用目標(biāo)間的關(guān)系,使用 -of_objects(在 Tcl 中可以簡寫為-of)來間接搜索特定目標(biāo)。Vivado 中定義的五類目標(biāo)間的關(guān)系如下頁左圖所示。
以上示右圖的設(shè)計來舉例,
下圖是一個更復(fù)雜的示例,涉及跨層次搜索。可以看到在 get_pins 時,要加上-leaf 才能準確定位到門級 元件(或 blackbox)的端口 q。另外,在實際操作中,使用get_nets 和 get_pins 時,需要視情況而加上其它 條件(-filter)才能準確找到下述例子中的 cells (i2) 。
高級查找功能
在使用 get_*命令查找網(wǎng)表中的目標(biāo)時,除了名字這一直接條件,往往還需要輔以其它更復(fù)雜的條件判斷,這就需要用到高級查找功能:-filter 結(jié)合 Tcl 支持的各種關(guān)系和邏輯運算符(==, !=, =~, !~, <=, >=, >,
在創(chuàng)建子程序時也常常用到-filter,例如下述 get_p 的子程序/過程就可以用來返回指定管腳的方向?qū)傩裕嬖V用戶這是一個輸入管腳還是一個輸出管腳。需要特別指出的是,通常在-filter 后會使用{ },但此時需要對 $direction 做變量替換,必須如下所示改用" " 。
Tcl 在 Vivado 中的延伸應(yīng)用
Tcl 在 Vivado 中的應(yīng)用還遠不止上述所列,其它常用的功能包括使用預(yù)先寫好的 Tcl 腳本來跑設(shè)計實現(xiàn)流程,創(chuàng)建高級約束(XDC 不支持循環(huán)等高級 Tcl 語法)以及實現(xiàn)復(fù)雜的個性化設(shè)計流程等等。Tcl 所帶來的強大的可擴展性決定了其在版本控制、設(shè)計自動化流程等方面具有圖形化界面不能比擬的優(yōu)勢。
Vivado 在不斷發(fā)展更新的過程中,還有很多新的功能,包括 ECO、PR、HD Flow 等等都是從 Tcl 腳本方 式開始支持,然后再逐步放入圖形化界面中實現(xiàn)。這也解釋了為何高端 FPGA 用戶和熟練的 Vivado 用戶都更 偏愛 Tcl 腳本。
篇幅所限,不能一一展開。關(guān)于以上 Tcl 在 Vivado 中的延伸應(yīng)用,敬請關(guān)注 Xilinx 官方網(wǎng)站和中文論壇 上的更多技術(shù)文章。
-
FPGA
+關(guān)注
關(guān)注
1625文章
21620瀏覽量
601238 -
Xilinx
+關(guān)注
關(guān)注
71文章
2155瀏覽量
120850 -
eda
+關(guān)注
關(guān)注
71文章
2685瀏覽量
172731 -
腳本
+關(guān)注
關(guān)注
1文章
387瀏覽量
14811 -
Vivado
+關(guān)注
關(guān)注
19文章
804瀏覽量
66224
原文標(biāo)題:Tcl在Vivado中的應(yīng)用
文章出處:【微信號:FPGA算法工程師,微信公眾號:FPGA算法工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論