0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片功能驗(yàn)證中的Sequences和Scenarios介紹

芯片驗(yàn)證工程師 ? 來(lái)源:芯片驗(yàn)證工程師 ? 2023-04-17 10:32 ? 次閱讀

如果你做過(guò)功能驗(yàn)證并且開(kāi)發(fā)過(guò)隨機(jī)用例,那么你就會(huì)知道場(chǎng)景組合會(huì)如雪球般地爆炸增長(zhǎng)。

Sequences和Scenarios的概念就是通過(guò)分層的方法解決芯片流程驗(yàn)證的復(fù)雜性。

通常,這種分層方法涉及三個(gè)層次。舉個(gè)例子,大多數(shù)芯片都有一個(gè)軟件配置接口,用于配置和控制芯片。

8242171c-dc7d-11ed-bfe3-dac502259ad0.png

第一層是指令。我們?yōu)槊總€(gè)命令創(chuàng)建一個(gè)類來(lái)保存BFM信息(命令字段、數(shù)據(jù)字段和時(shí)序相關(guān)字段)。

第二層是基礎(chǔ)命令的組合,就是序列層。我們可以約束每個(gè)命令的各個(gè)字段,將這少數(shù)幾個(gè)命令組合成一個(gè)簡(jiǎn)單的序列,例如配置序列、中斷處理和內(nèi)存操作序列等??紤]實(shí)際的情況,序列層也可以復(fù)雜,凡事沒(méi)有絕對(duì)。

第三層是場(chǎng)景層。我們將多個(gè)序列組合成一個(gè)場(chǎng)景,例如先配置軟件接口,然后發(fā)送內(nèi)存讀寫(xiě),最后處理中斷。序列之間可以串行或者并行組合。

命令、序列和場(chǎng)景的劃分會(huì)讓我們的功能驗(yàn)證更加有條理,也更容易實(shí)現(xiàn)。這和我們的代碼開(kāi)發(fā)一樣,只有良好的分層,驗(yàn)證代碼可重用、可理解和可擴(kuò)展的。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 控制芯片
    +關(guān)注

    關(guān)注

    2

    文章

    488

    瀏覽量

    39020
  • 中斷處理
    +關(guān)注

    關(guān)注

    0

    文章

    94

    瀏覽量

    10933
  • BFM
    BFM
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    6654

原文標(biāo)題:芯片功能驗(yàn)證中的Sequences和Scenarios

文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Veloce平臺(tái)在大規(guī)模SOC仿真驗(yàn)證的應(yīng)用

    Graphics公司Veloce驗(yàn)證平臺(tái)在超大規(guī)模IC系統(tǒng)仿真驗(yàn)證的應(yīng)用。借助Veloce的高速和大容量的特性,極大的提高功能驗(yàn)證的效率
    發(fā)表于 05-28 13:41

    關(guān)于功能驗(yàn)證、時(shí)序驗(yàn)證、形式驗(yàn)證、時(shí)序建模的論文

    半定制/全定制混合設(shè)計(jì)的特點(diǎn),提出并實(shí)現(xiàn)了一套半定制/全定制混合設(shè)計(jì)流程功能和時(shí)序驗(yàn)證的方法。論文從模擬驗(yàn)證、等價(jià)性驗(yàn)證和全定制設(shè)計(jì)的
    發(fā)表于 12-07 17:40

    數(shù)字IC驗(yàn)證之“UVM”基本概述、芯片驗(yàn)證驗(yàn)證計(jì)劃(1)連載...

    最終覆蓋率要達(dá)到什么樣的要求。覆蓋率也是衡量工作進(jìn)度的標(biāo)準(zhǔn),說(shuō)明驗(yàn)證的層次,驗(yàn)證對(duì)象是模塊級(jí)的還是芯片級(jí)的?又或者是系統(tǒng)級(jí)的?模塊級(jí)一般是指一個(gè)較小的具有獨(dú)立功能的設(shè)計(jì)模塊,比如alu
    發(fā)表于 01-21 15:59

    硬件驗(yàn)證方法簡(jiǎn)明介紹

    硬件驗(yàn)證方法簡(jiǎn)明介紹本書(shū)“硬件驗(yàn)證方法簡(jiǎn)明介紹”是“半導(dǎo)體 IP 核——不僅僅是設(shè)計(jì)”系列叢書(shū)中“驗(yàn)證 IP 和 IP 核
    發(fā)表于 11-26 20:43

    各種驗(yàn)證技術(shù)在SoC設(shè)計(jì)的應(yīng)用

    本文針對(duì)目前芯片驗(yàn)證中出現(xiàn)的瓶頸問(wèn)題,闡述了當(dāng)前流行的驗(yàn)證技術(shù)和部分硬件驗(yàn)證語(yǔ)言。文中介紹了SystemC 和E 語(yǔ)言,以及多種
    發(fā)表于 08-13 08:44 ?27次下載

    Programming Sequences and Tips

    software programming sequences are crucial during the TSC initialization and data reading and are also helpful during the TSC mode cha
    發(fā)表于 06-10 10:53 ?37次下載

    關(guān)于無(wú)源高頻電子標(biāo)簽芯片功能驗(yàn)證的FPGA原型驗(yàn)證平臺(tái)設(shè)計(jì)

    利用Xilinx的FPGA設(shè)計(jì)了一個(gè)FPGA原型驗(yàn)證平臺(tái),用于無(wú)源高頻電子標(biāo)簽芯片功能驗(yàn)證。主要描述了驗(yàn)證平臺(tái)的硬件設(shè)計(jì),解決了由分立元件
    發(fā)表于 11-18 08:42 ?2092次閱讀
    關(guān)于無(wú)源高頻電子標(biāo)簽<b class='flag-5'>芯片</b><b class='flag-5'>功能</b><b class='flag-5'>驗(yàn)證</b>的FPGA原型<b class='flag-5'>驗(yàn)證</b>平臺(tái)設(shè)計(jì)

    基于雙接口NFC芯片的FPGA驗(yàn)證系統(tǒng)

    介紹了一種雙接口NFC芯片的架構(gòu)和功能,提岀并實(shí)現(xiàn)了用于該雙接口NFC芯片的FPGA驗(yàn)證系統(tǒng)及其驗(yàn)證
    發(fā)表于 05-26 14:03 ?17次下載
    基于雙接口NFC<b class='flag-5'>芯片</b>的FPGA<b class='flag-5'>驗(yàn)證</b>系統(tǒng)

    淺析芯片驗(yàn)證的scoreboard

    芯片驗(yàn)證,我們隨機(jī)發(fā)送數(shù)據(jù)激勵(lì),同時(shí)使用scoreboard進(jìn)行數(shù)據(jù)完整性檢查。
    的頭像 發(fā)表于 05-04 17:32 ?824次閱讀
    淺析<b class='flag-5'>芯片</b><b class='flag-5'>驗(yàn)證</b><b class='flag-5'>中</b>的scoreboard

    可重用的驗(yàn)證組件構(gòu)建測(cè)試平臺(tái)的步驟

    本文介紹了從一組可重用的驗(yàn)證組件構(gòu)建測(cè)試平臺(tái)所需的步驟。UVM促進(jìn)了重用,加速了測(cè)試平臺(tái)構(gòu)建的過(guò)程。 首先對(duì) 測(cè)試平臺(tái)集成者(testbench integrator) 和 測(cè)試編寫(xiě)者(test
    的頭像 發(fā)表于 06-13 09:14 ?491次閱讀
    可重用的<b class='flag-5'>驗(yàn)證</b>組件<b class='flag-5'>中</b>構(gòu)建測(cè)試平臺(tái)的步驟

    淺析UVM的Virtual Sequences

    在一個(gè)系統(tǒng)級(jí)的驗(yàn)證環(huán)境,多個(gè)驗(yàn)證組件并行地產(chǎn)生激勵(lì)。測(cè)試用例開(kāi)發(fā)者可能希望協(xié)調(diào)多個(gè)通道激勵(lì)之間的時(shí)序和數(shù)據(jù)。
    的頭像 發(fā)表于 06-20 09:28 ?1449次閱讀
    淺析UVM<b class='flag-5'>中</b>的Virtual <b class='flag-5'>Sequences</b>

    解讀芯片驗(yàn)證的機(jī)器學(xué)習(xí)技術(shù)

    許多ML算法已經(jīng)在功能驗(yàn)證的不同領(lǐng)域進(jìn)行了嘗試,并取得了不錯(cuò)的效果。ML在功能驗(yàn)證的應(yīng)用主要分為:需求工程、靜態(tài)代碼分析、
    發(fā)表于 07-03 10:27 ?439次閱讀
    解讀<b class='flag-5'>芯片</b><b class='flag-5'>驗(yàn)證</b><b class='flag-5'>中</b>的機(jī)器學(xué)習(xí)技術(shù)

    Testcase在芯片驗(yàn)證的作用

    隨著半導(dǎo)體技術(shù)的快速發(fā)展,集成電路芯片的復(fù)雜度日益增加,芯片設(shè)計(jì)驗(yàn)證工作變得越來(lái)越重要。驗(yàn)證的目的是確保
    的頭像 發(fā)表于 09-09 09:32 ?1044次閱讀

    為什么芯片設(shè)計(jì)需要做驗(yàn)證呢?驗(yàn)證芯片設(shè)計(jì)的重要性

    芯片設(shè)計(jì)流程,驗(yàn)證環(huán)節(jié)是至關(guān)重要的一環(huán)。它直接關(guān)系到芯片的性能、可靠性和成本。
    的頭像 發(fā)表于 09-11 09:58 ?2058次閱讀

    芯片設(shè)計(jì)邏輯仿真和數(shù)字驗(yàn)證介紹

    芯片設(shè)計(jì)的邏輯仿真和數(shù)字驗(yàn)證芯片設(shè)計(jì)流程中非常重要的一環(huán),它主要用于驗(yàn)證芯片功能和時(shí)序等方面
    的頭像 發(fā)表于 09-14 17:11 ?1177次閱讀