0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDS的基本原理是什么?DDS的性能分析

冬至子 ? 來源:頻率源 ? 作者:閣樓幽幽 ? 2023-04-23 17:18 ? 次閱讀

1、為什么要用DDS

優(yōu)點:切換速度快、頻率分辨率高、相位連續(xù)等優(yōu)點,易于集成,功耗較低。輸出信號的相對帶寬較寬,一般為參考信號的三分之一以上。小步進捷變頻的頻率源的實現(xiàn),一般采用DDS方案實現(xiàn)頻率源的小步進。

缺點:DDS輸出頻率的限制導(dǎo)致其不能實現(xiàn)較為寬帶的頻率源。輸出頻率較低,一般為MHz數(shù)量級。DDS在部分頻段雜散大,從而影響頻率源的性能。DDS的最大劣勢也就在于其輸出較多雜散。

DDS基本原理

2、DDS基本原理

DDS是通過數(shù)字的方式構(gòu)建幅值相位之間的關(guān)系,通過查表讀取對應(yīng)離散的相位幅值數(shù)據(jù),后經(jīng)過數(shù)模轉(zhuǎn)換輸出需要的模擬正弦信號。常規(guī)的DDS是由相位累加器、波形存儲器、D/A轉(zhuǎn)換器以及濾波器組成。

圖片

一個周期內(nèi)正弦波的幅度隨時間的變化并不是線性的,但它的相位隨時間是線性變化的。在一個周期內(nèi)相位與幅度是一一對應(yīng)的,所以將原有數(shù)字正弦信號進行重新組合產(chǎn)生新的正弦信號。

相位累加器是系統(tǒng)的核心,它控制了系統(tǒng)的最終輸出頻率,它由一個加法器和一個寄存器組成。波形存儲器以相位碼為地址存儲了正弦波形的幅值碼,相當(dāng)于正弦函數(shù)的相位幅值對照表,根據(jù)相位碼ROM讀取相應(yīng)地幅值碼。

相位累加器的輸出的相位碼作為地址信息不斷對ROM進行尋址,ROM將相位信息轉(zhuǎn)化為對應(yīng)的幅值給到A/D轉(zhuǎn)換器。A/D轉(zhuǎn)化器將傳輸?shù)亩M制數(shù)字信號轉(zhuǎn)化為模擬信號,經(jīng)濾波器濾波后,形成所需頻率的正弦信號。

2.1 相位累加器

結(jié)構(gòu)中包含一個N位加法器和一個N位寄存器。每當(dāng)一個參考時鐘脈沖觸發(fā),加法器就會將輸入頻率控制字與寄存器輸出的尋址數(shù)據(jù)相加,并把相加后的結(jié)果送入寄存器進行數(shù)據(jù)更新。一個N位的相位累加器就可以存儲2^N^個相位點。相位累加器的溢出頻率就是DDS輸出信號的信號頻率。

圖片

2.2、波形存儲器

頻率控制字K則是這個尋址序列的“步進”,其決定了在DDS輸出波形的一個周期中包含存儲器中幅值數(shù)據(jù)的個數(shù)。頻率控制字K越高,一個周期中包含的幅值數(shù)據(jù)越少,DDS輸出波形的頻率越高,波形的質(zhì)量越差。圖中M=K

圖片

2.3、數(shù)模轉(zhuǎn)換器D/A

數(shù)模轉(zhuǎn)換器就是將數(shù)字信號轉(zhuǎn)化為模擬信號。D/A轉(zhuǎn)換器輸出的階梯波,由于不是標(biāo)準(zhǔn)的正弦波,除開產(chǎn)生所需要的主頻外,還會包含諧波,為了抑制這些諧波和使階梯波更平滑,需要在輸出前加濾波器。

2.4、輸出頻率

其中N為頻率控制字的長度,K為頻率控制字,fc為參考時鐘的頻率,f0為輸出時鐘的頻率。DDS實際上完成了對參考信號fc的分頻過程,分頻值為2 ^N^ /K。

DDS的性能分析

3.1、頻率分辨率

理想的DDS系統(tǒng),所以默認(rèn)頻率控制字長度與波形存儲器、D/A轉(zhuǎn)換器位寬相同,均取值為N。而在現(xiàn)實設(shè)計中,由于波形存儲器存儲位數(shù)有限、DAC分辨率有限等原因使得這些位寬并不相同,引起截斷誤差,這也是DDS雜散的來源。目前的頻率控制字長度可達48位,其頻率分辨力可以輕松地達到Hz數(shù)量級。

圖片

3.2、頻率切換速度

DDS是一個開環(huán)系統(tǒng),與鎖相環(huán)系統(tǒng)相比的頻率切換時間極短,與頻譜純度和頻率分辨率互不相干,其頻率切換時間可以達到納秒級別。

3.3、輸出頻率范圍

根據(jù)奈奎斯特抽樣定理,在DDS中,直接合成的離散信號的抽樣頻率為參考時鐘頻率,要想無失真的將數(shù)字離散信號轉(zhuǎn)換為所需頻率的模擬信號,則DDS的參考時鐘頻率應(yīng)大于等于輸出頻率的兩倍。為了保證輸出信號的質(zhì)量,DDS的輸出信號一般要小于參考時鐘頻率的五分之二。

雖然DDS的相對輸出帶寬較寬,能夠達到參考頻率的40%,但同時參考頻率值也限制了的輸出上限。目前,較長使用的芯片的最高參考頻率可達1GHz,輸出頻率最高可為400MHz。

3.4、雜散分析

獨立于輸出信號存在的無用譜稱為雜散。它們一般對稱的出現(xiàn)在頻譜上,其幅度與噪聲相比較高。下圖中理想離散信號的頻譜相比,實際中輸出的頻譜中存在更多的雜散。參考時鐘中存在的雜散,相位截斷誤差,幅度量化誤差以及轉(zhuǎn)換誤差,都會給的輸出信號帶來雜散。

圖片

圖片

除上述四種雜散外影響系統(tǒng)輸出雜散的因素還有電路板的布線有關(guān)。錯誤的布線會給系統(tǒng)帶來較多的雜散,使其輸出性能下降。

3.5相位噪聲分析

參考時鐘的相位噪聲對輸出信號的相位噪聲影響較大。通常選用相位噪聲很低的晶振作為的參考信號。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 轉(zhuǎn)換器
    +關(guān)注

    關(guān)注

    27

    文章

    8505

    瀏覽量

    145986
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7366

    瀏覽量

    163095
  • ROM
    ROM
    +關(guān)注

    關(guān)注

    4

    文章

    539

    瀏覽量

    85435
  • DDS
    DDS
    +關(guān)注

    關(guān)注

    21

    文章

    625

    瀏覽量

    152290
  • 相位累加器
    +關(guān)注

    關(guān)注

    0

    文章

    10

    瀏覽量

    9165
收藏 人收藏

    評論

    相關(guān)推薦

    DDS基本原理性能特點

    本帖最后由 mr.pengyongche 于 2013-4-30 02:21 編輯 DDS基本原理性能特點DDS的基本大批量是利用采樣定量,通過查表法產(chǎn)生波形。
    發(fā)表于 07-13 14:12

    DDS工作原理是?用DDS芯片AD9858寬帶雷達信號源要設(shè)計最佳?

    DDS基本原理的基礎(chǔ)上,如果要用DDS器件AD9858,并結(jié)合單片機+CPLD的設(shè)計方法實現(xiàn)寬帶雷達信號源的話,有什么設(shè)計方案可以借鑒嗎?
    發(fā)表于 04-06 08:57

    DDS基本原理性能特點,實現(xiàn)DDS的技術(shù)方案有哪幾種?

    DDS基本原理性能特點實現(xiàn)DDS的三種技術(shù)方案
    發(fā)表于 04-07 06:02

    如何采用VHDL硬件實現(xiàn)DDS的優(yōu)化設(shè)計與實現(xiàn)?

    直接數(shù)字頻率合成器DDS具有哪些特點?DDS基本原理及工作過程解析采用VHDL硬件實現(xiàn)DDS的優(yōu)化設(shè)計與實現(xiàn)
    發(fā)表于 04-12 06:28

    請問怎樣去設(shè)計一款DDS芯片?

    DDS基本原理是什么?如何去建立DDS模型?怎樣對DDS模型進行仿真?
    發(fā)表于 04-14 06:37

    基于DDS技術(shù)的任意波形發(fā)生器是怎樣設(shè)計的?

    DDS基本原理是什么?DDS的基本參數(shù)有哪些?基于DDS技術(shù)的任意波形發(fā)生器是怎樣設(shè)計的?
    發(fā)表于 04-30 07:19

    怎么實現(xiàn)基于FPGA+DDS的正弦信號發(fā)生器的設(shè)計?

    介紹了DDS的發(fā)展歷史及其兩種實現(xiàn)方法的特點,論述了DDS基本原理,并提出一種基于FPGA的DDS信號發(fā)生器的設(shè)計方法,使DDS信號發(fā)生器
    發(fā)表于 05-11 06:58

    dds的工作原理

    DDS基本原理是利用采樣定理,通過查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種,其基本的電路原理可用圖3 來表示。
    發(fā)表于 04-03 12:47 ?9037次閱讀
    <b class='flag-5'>dds</b>的工作原理

    DDS,什么是DDS,DDS的結(jié)構(gòu)

    DDS,什么是DDS,DDS的結(jié)構(gòu) DDS概述 直接數(shù)字式頻率綜合器DDS(Direct Digital Synthesizer),
    發(fā)表于 09-03 08:42 ?4487次閱讀
    <b class='flag-5'>DDS</b>,什么是<b class='flag-5'>DDS</b>,<b class='flag-5'>DDS</b>的結(jié)構(gòu)

    DDS是什么意思,DDS結(jié)構(gòu),DDS原理是什么

    DDS是什么意思,DDS結(jié)構(gòu),DDS原理是什么 什么叫DDS 直接數(shù)字式頻率合成器DDS(Direct Digital Synthesi
    發(fā)表于 03-08 16:56 ?4.6w次閱讀

    基于FPGA的DDS雜散分析及抑制方法

    首先介紹了采用直接數(shù)字頻率合成(DDS)技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實現(xiàn)DDS信號發(fā)生器的基本方法,然后結(jié)合DDS的原理分析
    發(fā)表于 11-26 16:23 ?49次下載
    基于FPGA的<b class='flag-5'>DDS</b>雜散<b class='flag-5'>分析</b>及抑制方法

    STM32的AD9854 DDS模塊調(diào)試總結(jié)

    本文首先介紹了DDS基本原理和特點,其次介紹了DDS芯片AD9854的概念,最后詳細介紹了STM32的AD9854 DDS模塊調(diào)試經(jīng)驗總結(jié)。
    發(fā)表于 05-16 16:43 ?1.8w次閱讀
    STM32的AD9854 <b class='flag-5'>DDS</b>模塊調(diào)試總結(jié)

    DDS基本原理與工程應(yīng)用

    DDS信號發(fā)生器采用直接數(shù)字頻率合成(Direct Digital Synthesis,簡稱DDS)技術(shù),把信號發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平,并且可以在很寬的頻率范圍內(nèi)進行精細的頻率調(diào)節(jié)。
    的頭像 發(fā)表于 11-13 07:08 ?2891次閱讀

    DDS基本原理 :相位累加器、存儲的波形表、高速DAC

    的某種波形。 在測試測量領(lǐng)域有另一個概念 - AWG(任意波形發(fā)生器)是跟DDS緊密相關(guān)的,波形發(fā)生器未必一定采用DDS的方式,但任意波形的產(chǎn)生就離不開DDS了。 DDS可以生成任意波
    的頭像 發(fā)表于 09-24 14:20 ?1.4w次閱讀

    MT-085: 直接數(shù)字頻率合成(DDS)基本原理

    MT-085: 直接數(shù)字頻率合成(DDS)基本原理
    發(fā)表于 03-21 01:13 ?4次下載
    MT-085: 直接數(shù)字頻率合成(<b class='flag-5'>DDS</b>)<b class='flag-5'>基本原理</b>