0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Ti60 PLL的clkout4使用限制

XL FPGA技術(shù)交流 ? 來(lái)源:XL科技 ? 作者:XL科技 ? 2023-05-04 11:10 ? 次閱讀

關(guān)于clkout4的說(shuō)明其實(shí)不多,在PLL的說(shuō)明中提到CLKOUT4只用于top和bottom的區(qū)域時(shí)鐘,但是不能驅(qū)動(dòng)Core邏輯。

f7ddc0d8-e5d9-11ed-ab56-dac502259ad0.png

在區(qū)域時(shí)鐘部分又提到CLKOUT4只用于連接top或者bottom的interface。我們對(duì)interface的理解就是interface designer。

f7f4c044-e5d9-11ed-ab56-dac502259ad0.png

那這個(gè)top和bottom怎么理解呢?這里我們以Ti60F225為例。下圖是我們截取的Ti60F225的管腳位置平面圖。top我們認(rèn)為就是bank 2A,2B,bottom我們認(rèn)為是Bank 4B,4A. left就是bank 1A,1B,right就是Bank 3A,3B.

f809815a-e5d9-11ed-ab56-dac502259ad0.png

一、驅(qū)動(dòng)IO測(cè)試

測(cè)試1:top和bottom驅(qū)動(dòng)所在側(cè)的IO

在2A,2B bank各找5個(gè)GPIO并把它們?cè)O(shè)置成clkout類(lèi)型,它們分別由TL和TR PLL驅(qū)動(dòng)。

在4B和4A bank中也各找了5個(gè)GPIO并設(shè)置成clkout類(lèi)型,時(shí)鐘由BR PLL的clkout4提供。

經(jīng)過(guò)編譯可以通過(guò)。

結(jié)論:TL和TR clkout4可以驅(qū)動(dòng)BANK 2A和2B的IO.

BL和BR clkout4可以驅(qū)動(dòng)BANK 4A 4B的IO

測(cè)試2:Top PLL clkout4驅(qū)動(dòng)左側(cè)GPIO

在測(cè)試1的基礎(chǔ)上,我們?cè)赽ank 1A和1B上各找了兩個(gè)GPIO,設(shè)置成clkout類(lèi)型,時(shí)鐘由TL PLL的clkout4來(lái)驅(qū)動(dòng)或者BL PLL的clkout4來(lái)驅(qū)動(dòng)都會(huì)報(bào)以下錯(cuò)誤。

f816e368-e5d9-11ed-ab56-dac502259ad0.png

測(cè)試3:bottomPLL clkout4驅(qū)動(dòng)右側(cè)GPIO

在測(cè)試1的基礎(chǔ)上,我們?cè)赽ank 3A和3B上各添加了2個(gè)GPIO,由BR clkout4和TR clkout4來(lái)驅(qū)動(dòng)。

f82853be-e5d9-11ed-ab56-dac502259ad0.png

結(jié)論:由測(cè)試2和測(cè)試3可以得出clkout4不能驅(qū)動(dòng)左右兩側(cè)的IO。

另外我們還測(cè)試top PLL的clkout4驅(qū)動(dòng)bottom 的IO,結(jié)論依然是不能驅(qū)動(dòng) ,反之亦然。于是我們有了下面的圖。圖中Y表示Yes,N表示N,后面的數(shù)字是編號(hào),總之YX表示可以驅(qū)動(dòng),NX表示不可以驅(qū)動(dòng)。

f835500a-e5d9-11ed-ab56-dac502259ad0.png

二、級(jí)聯(lián)測(cè)試

測(cè)試4:top或bottom的兩個(gè)PLL級(jí)聯(lián),但是clkout4不作為反饋

f850b16a-e5d9-11ed-ab56-dac502259ad0.png

f8568b30-e5d9-11ed-ab56-dac502259ad0.png

f8606c40-e5d9-11ed-ab56-dac502259ad0.png

經(jīng)過(guò)測(cè)試可以編譯通過(guò)。

結(jié)論:clkout4可以在top或者bottom內(nèi)部實(shí)現(xiàn)兩個(gè)PLL級(jí)聯(lián)

測(cè)試5:top與bottom的兩個(gè)PLL級(jí)聯(lián)

如果把TL0的clkout4作為BR0,BL0的參考時(shí)會(huì)報(bào)出兩個(gè)路徑出錯(cuò)。

f868fe3c-e5d9-11ed-ab56-dac502259ad0.png

f8740836-e5d9-11ed-ab56-dac502259ad0.png

如果把BR0的clkout4作為T(mén)R0,TL0的參考時(shí)會(huì)報(bào)出兩個(gè)路徑出錯(cuò)。

f87e9864-e5d9-11ed-ab56-dac502259ad0.png

f88bcb1a-e5d9-11ed-ab56-dac502259ad0.png

結(jié)論:top與bottom之間的PLL無(wú)法實(shí)現(xiàn)級(jí)聯(lián) 。

三、反饋測(cè)試

測(cè)試6:clkout4用作反饋

當(dāng)PLL的參考時(shí)鐘為external時(shí),用clkout4作為反饋時(shí)鐘,發(fā)現(xiàn)4個(gè)PLL都不能用作反饋。

f8992b98-e5d9-11ed-ab56-dac502259ad0.png

f8ad102c-e5d9-11ed-ab56-dac502259ad0.png

測(cè)試7:級(jí)聯(lián)反饋

f8b84ac8-e5d9-11ed-ab56-dac502259ad0.png

f8c5e980-e5d9-11ed-ab56-dac502259ad0.png

如果級(jí)聯(lián)后,第一級(jí)的clkout4反饋也打開(kāi)編譯也會(huì)出錯(cuò)。經(jīng)過(guò)測(cè)試有以下結(jié)論。

f8d41f0a-e5d9-11ed-ab56-dac502259ad0.png

f8e0e2da-e5d9-11ed-ab56-dac502259ad0.png

f8f2fe7a-e5d9-11ed-ab56-dac502259ad0.png

結(jié)論:如果用clkout4用于級(jí)聯(lián),第二級(jí)的clkout4可以用作反饋。

綜上:

(1)top的PLL可以驅(qū)動(dòng)top的IO,但不能驅(qū)動(dòng)left,right和bottom的IO;同樣bottom的PLL可以驅(qū)動(dòng)bottom的IO;但是不能驅(qū)動(dòng) top,left和right的IO.

(2)PLL可以通過(guò)clkout4實(shí)現(xiàn)級(jí)聯(lián),便是限制于(BL0,BR0)和(TL0,TR0)兩組內(nèi)部。

(3)PLL的clkout4也可以用作反饋,但是限制于級(jí)聯(lián)的兩個(gè)PLL的第二級(jí)。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    767

    瀏覽量

    134856
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1673

    瀏覽量

    130957
  • 管腳
    +關(guān)注

    關(guān)注

    1

    文章

    223

    瀏覽量

    31857
  • GPIO
    +關(guān)注

    關(guān)注

    16

    文章

    1175

    瀏覽量

    51515
  • 反饋
    +關(guān)注

    關(guān)注

    3

    文章

    43

    瀏覽量

    4844

原文標(biāo)題:Ti60 PLL的clkout4使用限制--V0

文章出處:【微信號(hào):gh_ea2445df5d2a,微信公眾號(hào):FPGA及視頻處理】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何使PLL_BASE組件可配置?

    使用了一個(gè)PLL_BASE組件。我可以在通用映射中使用默認(rèn)值生成具有占空比的時(shí)鐘。我的問(wèn)題是如何使其可配置?并且值也是實(shí)數(shù)值,20%占空比應(yīng)寫(xiě)為CLKOUT0_DUTY_CYCLE =>
    發(fā)表于 06-20 15:02

    PLL和FIFO的受約束問(wèn)題

    警告:路由:522- 在10個(gè)連接中檢測(cè)到異常高的保持時(shí)間違規(guī)。路由器將繼續(xù)并嘗試修復(fù)它這是有問(wèn)題的代碼: wire pll_clkout0,pll_clkfbout; PLL
    發(fā)表于 07-15 07:48

    請(qǐng)問(wèn)我能從PLL,DCM或級(jí)聯(lián)PLL DCM獲得多大的輸出頻率限制?

    寄存器的200 MHz時(shí)鐘,我試圖使用時(shí)鐘向?qū)Й@得超過(guò)900 MHz的單端但沒(méi)有幫助我的問(wèn)題是我能從PLL,DCM或級(jí)聯(lián)PLL DCM獲得多大的輸出頻率限制? ,甚至可以從PLL或DC
    發(fā)表于 08-02 06:10

    怎么查看ClkOut的延遲?

    問(wèn):用MaxplusII軟件設(shè)計(jì)完后,用Delay Matrix查看延遲時(shí)間.由于內(nèi)部觸發(fā)器的時(shí)鐘信號(hào)用了一個(gè)輸出引腳的信號(hào),譬如將一引腳ClkOut定義為Buffer, Clkout是一時(shí)鐘信號(hào)
    發(fā)表于 08-19 07:27

    為什么dm8127的CLKOUT0未輸出時(shí)鐘信號(hào)?

    時(shí)鐘源為PRCM_SYSCLK_OUT 操作地址為0x481C52E4CLKOUT_MUX 寄存器 (Control the options for CLKOUT multiplexing.
    發(fā)表于 08-23 12:51

    請(qǐng)問(wèn)PLL_ADV中CLKOUT2的輸出頻率是多少?

    嗨,我在spartan-6中計(jì)算PLL_ADV的CLKOUT2的輸出頻率有問(wèn)題,我已經(jīng)附加了它的基礎(chǔ)設(shè)施文件。我已經(jīng)在第101頁(yè)的ug382中讀到了有關(guān)PLL_ADV的內(nèi)容,但我不確定我是否正確。你
    發(fā)表于 10-31 07:39

    攝像機(jī)鏈接失敗切換限制約束

    :CustomLogic_I / TxFPDL3HD_I / pllx7_1 / CLKOUT1看起來(lái)PLL x7時(shí)鐘由bufgctrl緩沖,并且該組件的切換速度不能超過(guò)464 MHz。另一方面,PLL的時(shí)鐘頻率可以更快
    發(fā)表于 04-10 08:15

    不能輸出PLL1對(duì)應(yīng)的時(shí)鐘

    問(wèn)題1:時(shí)鐘測(cè)試引腳CLKOUT可以輸出PLL0對(duì)應(yīng)的各種時(shí)鐘,但是無(wú)法輸出PLL1對(duì)應(yīng)的時(shí)鐘,我該如何設(shè)置?問(wèn)題2:還有我上次問(wèn)的問(wèn)題你還沒(méi)回復(fù),維護(hù)緩存為什么不對(duì)L1DRAM回寫(xiě)?
    發(fā)表于 04-14 06:21

    PLL屬性更改后時(shí)序失敗怎么辦?

    , CLKOUT4 =>打開(kāi), CLKOUT5 =>打開(kāi), LOCKED => PLL_LOCKED_INV, CLKFBIN => CLKFBIN, CLKFBOUT =>
    發(fā)表于 06-01 16:35

    Virtex-6有專(zhuān)用的clkoutPLL輸出)引腳嗎?

    你好。如今,我設(shè)計(jì)了使用Virtex-6的主板。我想知道Virtex-6是否有專(zhuān)用的PLL輸出引腳(clkout引腳)。我檢查了Virtex-6系列概述Virtex-6 FPGA時(shí)鐘資源用戶指南
    發(fā)表于 06-12 10:05

    xc7k70t PLL最大輸出是多少?

    {controlSignals / pll / CLKOUT4}================================================== ==生成的時(shí)鐘
    發(fā)表于 07-27 15:02

    【正點(diǎn)原子DFPGL22G開(kāi)發(fā)板體驗(yàn)】?jī)?nèi)置IP核使用體驗(yàn)-PLL之呼吸燈

    .clkout1(clk_100m_180deg),// output .clkout2(clk_50m),// output .clkout3(clk_25m),// output .cl
    發(fā)表于 02-09 23:21

    LPC43xx PLL相位是否同步?

    ,但誰(shuí)知道呢。) 2) 基本時(shí)鐘的相位在通過(guò)分頻器布線時(shí)會(huì)受到影響嗎?例如。PLL0 -> DIVA(4) -> DIVE(200)->CLKOUT
    發(fā)表于 05-06 07:15

    TI IWR6843單片60- 64-GHzmmWave傳感器解決方案

    TI公司的IWR6843是集成的單片60- 64-GHz mmWave傳感器,基于FMCW雷達(dá)技術(shù),工作在60-GHz 到 64-GHz波段,采用TI公司的低功耗45nm CMOS工藝
    發(fā)表于 03-09 10:35 ?7436次閱讀
    <b class='flag-5'>TI</b> IWR6843單片<b class='flag-5'>60</b>- 64-GHzmmWave傳感器解決方案

    鈦金系列壓縮與非壓縮文件多鏡像問(wèn)題

    根據(jù)客戶的反饋和需求,我們做了一個(gè)Ti60壓縮與非壓縮文件的多鏡像與加載時(shí)間的驗(yàn)證。
    的頭像 發(fā)表于 12-01 10:16 ?751次閱讀
    鈦金系列壓縮與非壓縮文件多鏡像問(wèn)題