0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡談FPGA引腳信號(hào)分配的幾個(gè)原則

Hack電子 ? 來源:Hack電子 ? 2023-05-04 17:38 ? 次閱讀

現(xiàn)在的FPGA正變得越來越復(fù)雜,向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號(hào)的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少的約束信號(hào)指配原則提前考慮信號(hào)指配,并減少反復(fù)的次數(shù)。

這里有一個(gè)前提,即假定設(shè)計(jì)師已經(jīng)根據(jù)設(shè)計(jì)的大概規(guī)模和信號(hào)要求確定了目標(biāo)器件范圍和型號(hào)。對(duì)以下每一步都應(yīng)在考慮單極信號(hào)前優(yōu)先考慮差分對(duì)信號(hào)。

最先指配那些只能在特定引腳上工作的特殊信號(hào),正常情況下是指串行I/O信號(hào)和全局時(shí)鐘信號(hào)。其次指配大型和/或高速信號(hào)總線,特別是那些要跨越多個(gè)庫或區(qū)域的信號(hào)。如果總線需要局部時(shí)鐘,那么就要考慮具有更多局部時(shí)鐘引腳的庫或區(qū)域,并先指配局部時(shí)鐘。

如果針對(duì)FPGA器件采用了多種I/O標(biāo)準(zhǔn),那么設(shè)計(jì)師還必須先考慮將I/O信號(hào)映射到庫/區(qū)。這一步需要慎重考慮,因?yàn)樵S多I/O標(biāo)準(zhǔn)和參考電壓是不兼容的。一些I/O標(biāo)準(zhǔn)要求在特殊引腳上輸入?yún)⒖茧妷?,使得這些引腳不可再用于一般用途。將高速輸出和雙向信號(hào)分開指配在一定程度上可避免同時(shí)開關(guān)輸出噪聲(SSO)問題。

第三,采用第二步中相同的基本規(guī)則指配速度較慢和約束較少的總線,但不用太多考慮SSO等問題。第四,最后完成個(gè)別信號(hào)的指配。如果只剩下少量引腳,或在第一次反復(fù)時(shí)用完了所有的引腳,可以考慮選用具有更多I/O數(shù)量的下一種器件,因?yàn)楦鶕?jù)市場情況肯定還會(huì)臨時(shí)增加某些功能,而且沒有哪個(gè)設(shè)計(jì)師愿意在設(shè)計(jì)的最后階段再做一遍指配過程吧。

在以上每一步中,要建立含有正確信號(hào)分配和I/O標(biāo)準(zhǔn)的約束文件,以及含有I/O設(shè)計(jì)部分的HDL文件。然后再開始布局和布線,因?yàn)榘磸淖疃嗉s束信號(hào)到最少約束信號(hào)的順序可以更好地發(fā)現(xiàn)錯(cuò)誤

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21510

    瀏覽量

    598904
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2741

    瀏覽量

    76177
  • HDL
    HDL
    +關(guān)注

    關(guān)注

    8

    文章

    324

    瀏覽量

    47230
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2817

    瀏覽量

    87704
  • 引腳
    +關(guān)注

    關(guān)注

    16

    文章

    1131

    瀏覽量

    49740

原文標(biāo)題:簡談FPGA引腳信號(hào)分配的幾個(gè)原則

文章出處:【微信號(hào):Hack電子,微信公眾號(hào):Hack電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA的上電復(fù)位

    大家好,博主最近有事忙了幾天,沒有更新,今天正式回來了。那么又到了每日學(xué)習(xí)的時(shí)間了,今天咱們來聊一聊 FPGA的上電復(fù)位,歡迎大家一起交流學(xué)習(xí)。 在基于verilog的FPGA設(shè)計(jì)
    的頭像 發(fā)表于 06-18 19:24 ?2w次閱讀
    <b class='flag-5'>簡</b><b class='flag-5'>談</b><b class='flag-5'>FPGA</b>的上電復(fù)位

    FPGA的片內(nèi)資源

    FPGA的片內(nèi)資源
    發(fā)表于 01-08 22:12

    FPGA管教分配需要考慮因素

    方面的要求。所以在管腳分配前對(duì) FPGA工作的環(huán)境要相當(dāng)?shù)氖煜ぃ獙?duì)其中的信號(hào)來自哪里去向何方非常的清楚,這就按照連線最短的原則將對(duì)應(yīng)的信號(hào)
    發(fā)表于 01-10 22:40

    淺談如何克服FPGA I/O引腳分配挑戰(zhàn)

    盡量置于盡相關(guān)資源最近的地方。 然后看一下能否將某些I/O信號(hào)組合到接口,這對(duì)于引腳分配很有幫助。 最后,確定FPGA的配置模式。 步驟2: 定義
    發(fā)表于 07-22 00:40

    FPGA 管腳分配需要考慮的因素

    ,這就按照連線最短的原則將對(duì)應(yīng)的信號(hào)分配到與外部器件連線最近的BANK 中,2 、 掌握FPGA 內(nèi)部BANK 的分配的情況。 現(xiàn)在
    發(fā)表于 08-11 10:27

    關(guān)于FPGA引腳分配的問題

    剛開始學(xué)習(xí)fpga,對(duì)引腳分配的問題不是很理解,求高手給予幫助 例如fpga的線路板上23引腳接clk ,28
    發(fā)表于 01-06 15:24

    圖文解析如何分配FPGA管腳

    由于外部的延時(shí)過大而不滿足時(shí)序方面的要求。所以 在管腳分配前對(duì) FPGA 工作的環(huán)境要相當(dāng)?shù)氖煜ぃ獙?duì)其中的信號(hào)來自哪里去向何方非常的清楚,這就按照連線最短的原則將對(duì)應(yīng)的
    發(fā)表于 01-06 17:38

    勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載49:PWM蜂鳴器驅(qū)動(dòng)之引腳分配

    `勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載49:PWM蜂鳴器驅(qū)動(dòng)之引腳分配特權(quán)同學(xué),版權(quán)所有配套例程和更多資料下載鏈接:http://pan.baidu.com/s/1i5LMUUD
    發(fā)表于 02-27 21:50

    哪些FPGA 6 Spartan引腳可以分配數(shù)據(jù)信號(hào)

    大家好,我剛開始學(xué)習(xí)FPGA并試圖弄清楚哪些FPGA引腳可以分配我的數(shù)據(jù)信號(hào)。我正在使用FPGA
    發(fā)表于 04-23 06:55

    FPGA引腳信號(hào)指配有什么原則?

    FPGA引腳信號(hào)指配有什么原則?
    發(fā)表于 04-30 07:04

    FPGA引腳信號(hào)指配原則介紹

    現(xiàn)在的FPGA正變得越來越復(fù)雜,向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳
    發(fā)表于 11-08 18:23 ?913次閱讀

    工程師必須要知道的FPGA引腳信號(hào)分配原則

    現(xiàn)在的FPGA引腳分配信號(hào)的任務(wù)曾經(jīng)很簡單,現(xiàn)在也變得相當(dāng)繁復(fù)。
    發(fā)表于 07-27 20:24 ?6878次閱讀

    FPGA引腳信號(hào)如何分配?FPGA引腳分配幾個(gè)基本原則

    現(xiàn)在的FPGA正變得越來越復(fù)雜,向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配
    發(fā)表于 05-18 10:51 ?3w次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>引腳</b><b class='flag-5'>信號(hào)</b>如何<b class='flag-5'>分配</b>?<b class='flag-5'>FPGA</b><b class='flag-5'>引腳</b><b class='flag-5'>分配</b>的<b class='flag-5'>幾個(gè)</b>基本<b class='flag-5'>原則</b>

    MagicSOPC主板FPGA-IO引腳分配

    本文檔內(nèi)容介紹了MagicSOPC主板FPGA-IO引腳分配表,供參閱
    發(fā)表于 03-15 15:50 ?7次下載

    FPGA和USB3.0通信-FX3硬件設(shè)計(jì)

    FPGA和USB3.0通信-FX3硬件設(shè)計(jì)本次演示用的是USB3.0芯片-CYPRESS CYUSB3014(下稱 FX3),該芯片是標(biāo)準(zhǔn)的USB3.0 PHY,可以大大簡化使用USB...
    發(fā)表于 12-01 20:06 ?24次下載
    <b class='flag-5'>FPGA</b>和USB3.0通信-FX3硬件設(shè)計(jì)<b class='flag-5'>簡</b><b class='flag-5'>談</b>