SPI通信總線簡(jiǎn)述

Serial Peripheral Interface：是Motorola公司推出的三線同步接口,串行外圍設(shè)備接口，是一種高速全雙工的通信總線。它被廣泛地使用在 ADC 等設(shè)備與 MCU 間，要求通訊速率較高的場(chǎng)合。

SPI 的硬件連接

1. 對(duì)于SPI主機(jī)總線上是可以掛1個(gè)或者多個(gè)從機(jī)設(shè)備。

2. 主機(jī)通過片選CS信號(hào)選擇從機(jī)設(shè)備。

SPI的數(shù)據(jù)和控制線(CS 、SDO、SDI、SCLK)

1. CS(chip select)片選，又叫從選(slave select)，用于選擇從機(jī)設(shè)備，由主機(jī)來(lái)驅(qū)動(dòng)，片選信號(hào)低，SPI開始通訊。

2. SDO/SDI(serial data out/serial data in)，串行數(shù)據(jù)輸入和串行數(shù)據(jù)輸出數(shù)據(jù)線，用于傳輸數(shù)據(jù)。描述了主從系統(tǒng)之間的數(shù)據(jù)流關(guān)系的名稱:MOSI(Master Out Slave In)=主輸出從輸入，對(duì)應(yīng)SDI;MISO(Master In Slave Out .)=主輸出從輸出對(duì)應(yīng)SDO。

3. SCLK (serial clock)：串行時(shí)鐘，由SPI主控驅(qū)動(dòng)的方波。SPI總線上SDO和SDI上的數(shù)據(jù)相對(duì)于控制數(shù)據(jù)鎖存的SCLK信號(hào)具有時(shí)序性。

SPI數(shù)據(jù)鎖存

1. SPI數(shù)據(jù)鎖存于SCLK的上升沿或下降沿上。

2. 鎖存于的邊緣數(shù)據(jù)稱為臨界沿。

3. 下圖說(shuō)明了鎖存邏輯1在上升沿上，邏輯0在下降沿上。

SPI讀時(shí)序

1.上升沿鎖存數(shù)據(jù)。

2.主機(jī)輸出寫入從設(shè)備(相對(duì)于從設(shè)備的SDI)。

3.主機(jī)拉低CS到0V，激活從設(shè)備SPI總線。

4.數(shù)據(jù)在SCLK的上升沿從MSB到LSB被鎖存。

5.最終完成的SPI讀取的數(shù)據(jù)是二進(jìn)制1011001 。

SPI模式

CPHA (clock phase)時(shí)鐘相位：定義數(shù)據(jù)鎖存在(SCLK)時(shí)鐘的上升沿還是下降沿，0表示上升沿鎖存，1表示下降沿鎖存。

CPOL (clock polarity) 時(shí)鐘極性：定義(SCLK)時(shí)鐘在SPI幀之間是高空閑還是低空閑。CPOL = 0低空閑，CPOL = 1高空閑。